Hoofdstuk 2: De logische talstelsels 33

Transcriptie

1 5 Inhoudsopgave Hoofdstuk 1: Er was eens... Booleaanse Algebra : De operatoren : De basiswetten : De basisregels : Bewijsvoering : Uitgebreide regels : Commutativiteit : Associativiteit : Distributiviteit : Absorptie : De wetten van De Morgan : Overzicht van de Rekenregels : AND met een constante : OR met constante : Inverter : Bewerkingen met eigen inverse : Commutativiteit : Associativiteit : Distributiviteit : Absorptie : De Morgan Fout! Bladwijzer niet gedefinieerd. Hoofdstuk 2: De logische talstelsels : Het binaire stelsel : Binaire notaties : Tellen in binair : Speciale binaire codes : Het hexadecimale talstelsel : Tellen in HEX : Conversie van talstelsels : Conversie van en naar binair : Conversie van en naar HEX : Conversie tussen HEX en binair : Octaal en andere talstelsels : Notatie van de base 43

2 6 Hoofdstuk 3: Logische vergelijkingen : Eenvoudige vergelijkingen : Waarheidstabellen : Opstellen van de ingangscombinaties : Het invullen van de uitgangscondities 46 Hoofdstuk 4: Reductie van logische vergelijkingen : Booleaanse algebra en De Morgan : Karnaugh kaarten : Opbouw van de kaart : Invullen van de kaart : Oplossen van een KV kaart : Karnaugh voor nultermen : Quine-McCluskey : Het QM Algoritme : Vaststellingen 58 Hoofdstuk 5: De basispoorten : De grondpoorten : NOT : AND : OR : Afgeleide poorten : NAND : NOR : XOR : XNOR : Majority gate : Transponeren van poorten : Samenvoegen en splitsen van poorten : Positieve logica ten opzichte van negatieve logica : Overzicht van de basispoorten 75 Hoofdstuk 6: Combinatorische systemen : Encoders en Decoders : Encoder : Priority encoder : Decoder 86 Van 0 en 1 tot FPGA

3 : Transcoders : Praktische methode om snel transcoders te maken : Vaststellingen : Multiplexers en de-multiplexers : Multiplexers : Demultiplexers : Rekenkundige circuits : Adder-schakelingen (optellers) : Look Ahead adder : Subtractors (aftellers) : Multipliers (vermenigvuldigers) : Andere types multipliers : Dividers (delers) : Code convertoren : Comparators : De simpele comparator : De magnitude comparator : Parity en Parity generatoren : Odd/Even detector : Bytewise parity : Parity correction : Look up tables : Implementatie van logica door middel van LUTs : Speciale poorten : Tristate gates : Bus multiplexing : Bus Switches : Analoge switches : Expandable poorten : Open Collector / Drain / Emittor / Source : Wired logica 137 Hoofdstuk 7: Geheugenelementen : De RS flipflop : De transformatie naar identieke poorten : De RST flipflop : De Latch : Foutloze RS flipflop 145

4 8 7.5 : Geavanceerde flipflops : Flankgestuurde flipflops : De JK flipflop : Afwijkende JK flipflops : Foutcondities van een JK flipflop : Flipflops met asynchrone set en reset ingangen : De JK flipflop als universele bouwsteen : Speciale flipflops : Dubbel geclockte flipflops : NOT keten flipflops : Flipflop symbolen : Praktische flipflops : Toepassingen 159 Hoofdstuk 8: Ontwerpen met geheugenelementen : Registers : Transparante registers : Edge triggered registers : Praktische registers : Schuifregisters : Serial In / Parallel Out : Parallel in Serial out : First In, First Out / FIFO : Last in, First out / LIFO : Praktische toepassing van schuifregisters : Schuifregisters anders gemaakt : Tellers : Teller definities : Asynchrone tellers : Synchrone tellers : State counters : Praktische tellers : Delers : Binary Rate Multipliers : Waarom BRM generatoren beter werken dan PWM : LFS registers en PRBS generatoren 206 Van 0 en 1 tot FPGA

5 8.7 : State machines : Het bubble of state diagram : Moore machines : Mealy machines : Implementatie van machines : Multiphase generatoren : Non-overlapping generatoren : Overlapping generatoren : Het maken van Multiphase generatoren : PLL circuits : De fase comparator : De deler : De referentieoscillator : Praktische PLLs: De 4046 en : PLL in FPGA : Synchronisers : Synchroniseren van signalen : Gevaren van synchroniseren : Clock synchronisers : Debouncers : RS flipflop als debouncer : Shifter loop : Counter loop : Analogische debouncer : Edge detectoren : Stabiele edge detector : Detecteren van beide edges : Memory elementen : RAM : ROM : Non Volatile RAM : Multiport : Dual Port 250 Hoofdstuk 9: Vaste logica families : RTL en DTL : RTL : DTL : TTL 255 9

6 : ECL : NMOS : CMOS : I2L : GTL / BTL : Overzicht van de gangbare families : Verpakkingen : DIL / DIP : PGA : LCC / PLCC : SOJ : SO / SOP / TSSOP : QFP / TQFP : BGA : QFN : Chipscale verpakking (flipchip) 269 Hoofdstuk 10: Ontwerpen met echte logica : Logische levels en de verboden zone : De uitgangsniveaus : De ingangsniveaus : De verboden zone : De uitgangsstroom : Rise- en Fall-time van signalen : Fan-in en fan-out : Fan-out : Fan-in : Wat moet je er mee : Statisch en Dynamisch Stroomverbruik : Bipolaire technologie (TTL) : CMOS : Propagation delay : Setup en Hold-time : Race condities : Het EXOR drama : Glitch free EXOR 280 Van 0 en 1 tot FPGA

7 10.8 : Metastabiliteit : Ground bounce : Ringing, Overshoot en Undershoot : Terminatieweerstanden : Serieweerstanden : Bord layout : Voedingen : Basisprincipe van een regelaar : Impulsgedrag : Derating van condensatoren : Vuistregels : Bescherming van de regelaar : Bord layout voor voedingsdistributie : Scheiding van kritische voedingen : Digitaal versus analoog domein 302 Hoofdstuk 11: Het lezen van een datasheet : De Marketing informatie : De juiste datasheet : De elektrische parameters : Functionele parameters : Pinaansluitingen : Werktemperatuur : Operating conditions : Absolute maximum ratings : Typical performance characteristics : Thermische informatie : DC parameters : AC of switching parameters : Package informatie : Applicatie informatie : Bord layout informatie : Software voorbeelden 308 Hoofdstuk 12: Logische circuits maken met klassieke bouwstenen : Overzicht van de belangrijkste 74xx bouwstenen : Invertoren : Basispoorten : XOR en comparatoren : Decoders

8 : Buffers : Flipflops : Schuifregisters : Counters : Display Drivers : BUS registers : BUS drivers : Monoshots : Overzicht van de belangrijkste 4xxx bouwstenen : Invertoren : Basispoorten : Analoge multiplexers : Display Drivers : Flipflops : CMOS tellers : Tips en tricks : Betere display drivers : Pin compatible Schmitt-trigger : Alternatieve buffers : Singlegate logica : Bundelen van bussen : Mengen van families : Losse transistoren : Pull-up / pull-down 327 Hoofdstuk 13: Interface met de buitenwereld : Ingangscircuits : Level Shifting : Debouncing (ont-dendering) en filtering : Beveiligen van ingangen : Uitgangscircuits : Spanningsaanpassing (level-shifting) : Stroomaanpassing : Beveiligen van uitgangstrappen : Galvanisch isoleren : Optocouplers : Capacitieve couplers : Inductieve couplers : Bord lay-out voor protectie : Scheiden van gevaarlijke en veilige signalen : Component keuze : Voorbeeld 348 Van 0 en 1 tot FPGA

9 Hoofdstuk 14: Analogische circuits Schmitt-triggers : Delay en impuls generatoren : Monoshot : Hertriggerbare Monoshot : R/C netwerken : Oplossingen in het digital domain : Oscillatoren : Ringoscillator : R/C oscillator : Kristaloscillator : NE555 Universeel timing component : 555 als Monoshot : 555 als Monoshot (herstartbaar) : 555 als oscillator : Analoog digitaal omzetters : Flash convertor : Successive approximation : Integrating ADC : Sigma Delta : Digitaal analoog omzetters : Thermometer DAC : R-2R DAC / Resistor ladder DAC : Binary weighted DAC : PWM en BRM DAC 370 Hoofdstuk 15: Programmeerbare logica : Geschiedenis : Types : FPLA : PAL : GAL : EPLD : CPLD : Gate Array : FPGA : Hybride componenten

10 14 Hoofdstuk 16: Ontwerpen met PLDs en FPGA : Voeding : Multivoltage IO circuits : Busvoorzieningen : Programmering : Programmeervoorziening van een Altera device : Altera Programmer : Clock voorziening : Oscillator modules : Zelfbouw oscillatoren 392 Hoofdstuk 17: Synthesetalen : Geschiedenis van de synthesetalen : PALASM : ABEL : CUPL : AHDL : Verilog : VHDL : Werking van een synthesizer : Synthese problemen : Ontwikkelsystemen 401 Hoofdstuk 18: Quartus tutorial : Installatie : Installeren : Licentie installatie : Firewall instellingen : Opstarten : De eerste start : Aanmaken van een project : Projectbeheer : De design omgeving : Aanmaken van het eerste blok : Soorten Design files : Andere files 417 Van 0 en 1 tot FPGA

11 18.6 : Ontwerpmethodologie : Top down hiërarchisch ontwerp met toplevel schematic : Aanmaken van het toplevel : Tekenen van een schema : Componenten plaatsen en verplaatsen : Verbinden van componenten : Maken van subcircuits : Aanmaken van een HDL bestand : Schrijven van code : Device assignment : De eerste compilatie : Pin assignment : Simulatie : Aanmaken van de simulatie file : Toevoegen van signalen : Monitoren van interne knopen : Aanmaken van waveforms : Speciale functieblokken : Counter Megafunction : Configureren van een PLL 456 Hoofdstuk 19: Verilog in een notendop : Verilog modules : Whitespace en commentaar : Logische niveaus : Logische x : Logische z : Signalen : Enkelvoudige signalen : Signaal vectoren : Praktisch gebruik van Reg en Wire : Definiëren van in- en uitgangen : Reg en Wire : inout : Basisoperatoren in Verilog : Logische operaties

12 : Reductie operatoren : Afgeleide reductie operatoren : Relationele operatoren : Rekenkundige operaties : Notatie van getallen : Optellen en aftellen : Delen en vermenigvuldigen : Andere manipulaties op vectoren : Schuifoperaties : Maken van deelvectoren : Groeperen van signalen : Replicatie van signalen : Conditionele operator : Basisconstructies in Verilog : Assign : Blocking en non-blocking Assignments : Always : Sensitivity lists : Sensitivity voor asynchrone signalen in synchroon blok : Beslissingslogica : If-then-else : Case statement : Scheduling : Defines : Verilog : Arrays en multidimensionele arrays : Signed getallen : Module definitie : Automatisch creëren van nets : Andere elementen : Verilog : Always_ff : Always_comb : Always_latch : Instantieren van deelcircuits : Ingebakken primitieven : Instantieren van een primitieve : Instantiering van een eigen primitieve : Verbinden met symbolische namen 501 Van 0 en 1 tot FPGA

13 19.16 : Praktische systemen in Verilog : Combinatorisch blok : Sequentiële logica : Een Read/Write schuifregister, met uitgangsregister : State machine 508 Hoofdstuk 20: VHDL in een notendop : VHDL Modules : Whitespace en commentaar : De standaard bibliotheken : Logische niveaus : Logische x : Logische z : Signalen : Signaal Vectoren : Variabelen : Het aanmaken van de Entity : De poorten van een entity : Basisoperatoren in VHDL : Logische operaties : Afgeleide operatoren : Relationele operatoren : Rekenkundige operaties : Notatie van getallen : Conversie van getallen : Optellen en Aftellen : Delen en vermenigvuldigen : Modulo en remainder : Andere manipulaties op vectoren : Schuifoperaties : Roteren van vectoren : Maken van deelvectoren : Groeperen van signalen : Constanten en Aliassen : Basisconstructies in VHDL : When : With-select

14 : Process : Beslissingslogica : If-then-else : Case statement : Latches : Edge gevoelige processen : Scheduling : Instantieren van deelmodules in VHDL : Instantieren van deelmodules : Praktische systemen in VHDL : Combinatorisch blok : Sequentiële logica : Een Read/Write schuifregister, met uitgangsregister : State machine 546 Hoofdstuk 21: Implementatie van Logica in PLD : Het project : Schematisch ontwerp : Display sturing : De deler : De tellers : De alarmfunctie : Toplevel : Verificatie : Verilog ontwerp : Display sturing : De deler : De tellers : De alarmfunctie : Toplevel : VHDL ontwerp : Display sturing : De deler : De tellers : De alarmfunctie 592 Van 0 en 1 tot FPGA

15 Hoofdstuk 22: Fusemap creatie en programmering : Finale Device Selectie : Pin toekenning : Fusemap creatie : Programmering 598 Hoofdstuk 23: Experimenteerplatformen : Terasic Max II Micro Kit : Elektor FPGA board : Andere platformen