Sequentiële Logica. Processoren 24 november 2014

Transcriptie

1 Sequentiële Logica Processoren 24 november 2014

2 Inhoud Eindige automaten Schakelingen met geheugen Realisatie van eindige automaten Registers, schuifregisters, tellers, etc. Geheugen

3 Herinnering van week 1 Booleaanse algebra B = {0,1},., +, Elke Booleaanse functie f: B n B m kan met., +, geschreven worden. Gates (Poorten) Nand, Nor, Not (And, Or) schakelingen Elke functie f: B n B m kunnen we realiseren (bouwen) met Nand, Nor en Not poorten. We kunnen alleen nog niets onthouden.

4 Eindige automaten We willen automaten die een eindige hoeveelheid informatie bewaren voor hun werking. Bij een eindige automaat onthouden we het verleden door middel van een eindige verzameling inwendige toestanden waarin de automaat zich kan bevinden. Voor elk invoersymbool, dat aan de automaat gevoerd wordt, produceren we een uitvoersymbool en gaat de automaat over in een (andere) interne toestand.

5 Eindige automaten 2 Een eindige automaat wordt dus bepaald door zijn Toestandsverzameling Q Invoerverzameling I Uitvoerverzameling O Transitiefunctie v: Q x I -> Q Uitvoerfunctie w: Q x I -> O Start toestand s Q Alle verzamelingen hierboven zijn eindig. Bij Talen en Automaten krijg je ook te maken met eindige automaten (Neem O = {0,1} en w: Q -> O)

6 Eindige automaten 3 Vaak zullen we automaten tekenen als een diagram. Voorbeeld: Bolletjes geven toestanden weer, pijlen transities. Een label i/o moet je lezen als: lees i en produceer o.

7 Eindige automaten 4 Bij sommige automaten hangt de uitvoer alleen af van de toestand van de automaat. Voorbeeld:

8 Op weg naar sequentiële logica De realisatie voor een eindige automaat is dus iets als: Hoe maken we nu de geheugenelementen? Het antwoord is: terugkoppeling (feedback).

9 Asynchrone sequentiële logica Er zijn 2 soorten sequentiële schakelingen nl. asynchrone en synchrone logica. Asynchroon: We gebruiken een draadje als geheugenelement. Gevolg: Toestandsveranderingen vinden direct (potentieel) plaats bij elke verandering van de invoer. Asynchrone schakelingen zijn lastig.

10 Synchrone logica Toestandsovergangen vinden alleen plaats wanneer een specifieke input, de zgn. klok input, van waarde verandert. Meestal nemen we de 0 -> 1 overgang van de klok (maar negative edge of double edge triggered logica bestaat). In Talen en Automaten kom je ook eindige automaten tegen (reguliere talen). Synchrone sequentiële logica is een implementatie hiervan in hardware.

11 De RS-flipflop Informatie kunnen we bewaren met feedback R S Q Q Forbidden Qprev Qprev Hold S = Set, R = Reset

12 Latch: Level triggered D-flipflop D = data, E = enable Als E = 0 houdt de latch zijn waarde vast. Bij E = 1 wordt D naar Q getransporteerd.

13 Edge triggered D-flipflop D = data, C = clock Op de 0 -> 1 transitie van de klok, wordt D naar Q getransporteerd

14 Edge triggered D-flipflop 2 De edge triggered D-flipflop is het geheugenelement dat we zoeken. De meeste edge triggered D-flipflops beschikken ook over een asynchrone reset/set ingang om de flipflop asynchroon in een begintoestand te zetten. Symbool:

15 Realisering van eindige automaten Codeer je toestandruimte in zeg n bits (Niet triviaal) Gebruik n edge triggered D flipflops om de toestand te bewaren, die met hetzelfde klok signal getriggered worden (en met dezelfde reset in de begintoestand gebracht worden). Realiseer de output- en opvolgerfunctie met gewone combinatorische logica en optimaliseer die b.v. met Karnaughdiagrammen

16 Realisatie van eindige automaten 2

17 Voorbeeld: Onze teller van slide 7

18 Registers e.d. Een set (edge triggered D-) flipflops die op dezelfde klok en condities één data woord inklokken of vasthouden noemen we een register. Typische implementatie:

19 Voorbeeld van een schuifregister

20 Of een (programma-) teller Merk op dat dit een locaal automaatje is dat zijn controle signaal van elders krijgt.

21 Processoren Een processor is in feite niet meer dan een grote verzameling gekoppelde eindige automaten met daarbij horende combinatorische logica om te rekenen. De registers in een processor worden meestal precies zo gemaakt als 3 slides geleden (of met een klein RAM geheugen als je er heel veel hebt). Een processor krijgt zijn instructies uit een programmageheugen.

22 Geheugen RAM / Random Access Memory = verzameling latches met logica eromheen vanuit het adres de juiste latches selecteren input daarheen schrijven output daarvandaan lezen alleen verwerken als deze RAM-chip gekozen wordt ROM / Read Only Memory

23 Signalen van/naar geheugen De adres inputs geven aan welke locatie gelezen of geschreven wordt (soms in delen). De datainputs geven aan wat er geschreven wordt en de dataoutputs wat er gelezen is (vaak gecombineerd als één databus). Controle signalen zoals CE (Chip Enable), WE (Write Enable), OE (Output Enable) bepalen het gedrag van het geheugen.

24 Statisch en dynamisch RAM SRAM = echt opgebouwd uit flipflops 6 transistoren per bit DRAM = dynamisch RAM 1 transistor + 1 impliciete condensator per bit condensator loopt langzaam leeg refresh Voor beiden geldt dat ze op de chip een 2- dimensionale layout hebben: bij selectie wordt eerst een rij geselecteerd en dan een kolom.

25 Read only memory Vast voorgeprogrammeerd geheugen 1 transistor per bit Tegenwoordig meestal alleen gebruikt voor intern geheugen Voor extern geheugen gebruiken we meestal Flash (Die kunnen we nog wel herprogrammeren).