Hoe werkt een computer precies?

Transcriptie

1 Hoe werkt een computer precies? Met steun van stichting Edict Ben Bruidegom & Wouter Koolen-Wijkstra AMSTEL Instituut Universiteit van Amsterdam

2 Overview Introductie SIM-PL Simulatietool voor werking computer Rekenmachine Uitbreiding: loopjes Uitbreiding: datageheugen (Harvard) Ontwerptool voor schakelingen Specificatie: logica Implementatie: poorten SIM-PL in het VO

3 Introductie SIM-PL Software Executer (Simulator) Editor Bibliotheek modellen Van poort tot processor Lesmateriaal Presentaties Practica

4 Voorbeeld lesmateriaal

5 Hoe werkt een rekenmachine? Rekenmachine bestaat uit 4 hoofdcomponenten: Program Counter (PC) Memory Registers Arithmetic Logic Unit (ALU)

6 ALU Program Counter (PC) Memory Registers Arithmetic Logic Unit (ALU)

7 ALU (16 bit) S 1 S 0 S 0 S 1 A A B A Y Y B Figuur 3: Schema ALU S 1 S 0 Operator Functie (plus) Y = A + B (min) Y = A - B 1 0 & (bitwise AND) Y = A & B 1 1 (geen operator) Y = B

8 Registers Program Counter (PC) Memory Registers Arithmetic Logic Unit (ALU)

9 Registers adres registers data uitgangen (16 bit) ( register)adres Hoeveel bit is het adres? Hoeveel bit is dit geheugen?

10 Memory Program Counter (PC) Memory Registers Arithmetic Logic Unit (ALU)

11 Memory Memory adres ingang (16 bit) Address Data data uitgang (31 bit) Aantal bits in dit geheugen: 2 16 x 31 = * 31 =

12 Program Counter Program Counter (PC) Memory Registers Arithmetic Logic Unit (ALU)

13 Instructies: Rekenkundige en logische instructies ADD SUB AND MOVE Immediate instructies (Instucties met één constant getal) ADDI SUBI ANDI LOAD

14 Datapad van een rekenkundige/logische instructie: bijv. ADD Memory Registers ALU PC Address rs rt rd reg[rs] reg[rs] Data 4 bit address 16 bit data

15 Assembly Language Memory Registers ALU PC Address rs rt rd reg[rs] reg[rs] Data Syntax : ADD rd, rs, rt Voorbeeld: ADD $7, $5, $6 Betekenis: register 7 = register 5 + register 6

16 Datapad van een instructie met een constant getal Constant getal Memory Registers ALU PC Address rs rt rd reg[rs] reg[rs] Data 4 bit address 16 bit data

17 Assembly Language: 100 Hex Memory Registers ALU PC Address rs rt rd reg[rs] reg[rs] Data Syntax: ADDI rd, rs, getal Voorbeeld: ADDI $7, $5, 0x100 Betekenis: register 7 = register Hex

18 Voer opdracht 1 en opdracht 2 uit op bladz. 6 en 7

19 Control van de rekenmachine Control PC Memory Address 4 bit address 16 bit data 3 bit control Registerfile (16) First Register rs Address Data Second Register rt Address Data Destination Reg. rd Address Data Multiplexer (Mux) ALU operatie

20 Demonstratie 16 bit calculator

21 Branch instructies: Rekenkundige en logische instructies ADD SUB AND MOVE Immediate instructies (Instucties met één constant getal) ADDI SUBI ANDI LOAD Branch instucties BZ (Branch if zero) BEQ (Branch if equal) BRA (Branch always)

22 Uitbreiding loopjes: opteller en ANDpoort Nieuwe stand PC Huidige stand PC Offset Opteller Memory Registers (16) Branch & Load PC Register Rs AND-poort PC Address Register Rt Register Rd Data ALU Evaluatie conditie (zero)

23 Nieuwe stand PC Huidige stand PC Offset Opteller Memory Registers (16) Branch & Load PC Register Rs AND-poort PC Address Register Rt Register Rd Data ALU Evaluatie conditie (zero) Syntax : BEQ rs, rt, label Voorbeeld: BEQ $7, $5, loop Betekenis: if (register 7 = register 5) goto loop

24 Demo Calculator with loops

25 Uitbreiding met Data Memory Memory Registers (16) ALU Data Memory PC Address Register # Register # Register # Data Address Data in Data out Bij een Harvard architectuur is het geheugen gescheiden in twee delen: instructiegeheugen en datageheugen( zie boekje)

26 Ontwerptool voor schakelingen

27 Voorbeeld poortschakeling: Majority Voter Set value c b a Signal cond. sensor a a Vat Signal cond. sensor b Signal cond. sensor c valve b c Majority Voter Y Valve control redundant system

28 Waarheidstabel Majority Voter a b c Y Formule: Y = (a AND b) OR (a AND c) OR (b AND c) Benodigde componenten: - Drie AND-poorten met twee ingangen - Eén OR-poort met drie ingangen Logica

29 Schema Majority Voter Y = (a AND b) OR (a AND c) OR (b AND c)

30 Ander voorbeeld: 4 bits opteller

31 SIM-PL in het VO November 2005: Materiaal getest met leerlingen van Ronald Leijtens (Damstede) Geschikt voor VWO; HAVO? Januari 2006: SIM-PL 2.0 gereed Voorjaar 2006: Materiaal testen met diverse scholen Zijn er onder jullie nog belangstellenden om te testen? Juli 2006: Lesboek en docenthandleiding voor zes tot acht lessen gereed Juli 2006: Aanbieden materiaal aan commissie urenuitbreiding 2007 Website als Community of practice

32 Vragen? Software Executer (Simulator) Editor Bibliotheek modellen Van poort tot processor Lesmateriaal Presentaties Practica