Digitale en analoge technieken
|
|
|
- Jozef van den Pol
- 10 jaren geleden
- Aantal bezoeken:
Transcriptie
1 Digitale en analoge technieken Peter Slaets February 14, 2006 Peter Slaets () Digitale en analoge technieken February 14, / 33
2 Computerarchitectuur 1 Processors 2 Primair geheugen 3 Secundair geheugen 4 Input/Output Peter Slaets () Digitale en analoge technieken February 14, / 33
3 Inleiding Basis: CPU + bus CPU: besturingseenheid, ALU, registers (programma teller, instructieregister,... ) Peter Slaets () Digitale en analoge technieken February 14, / 33
4 Inleiding Basis: CPU + bus CPU: besturingseenheid, ALU, registers (programma teller, instructieregister,... ) Peter Slaets () Digitale en analoge technieken February 14, / 33
5 Organisatie Basis: Von Neumann-CPU datapad = registers, ALU, bussen datapadcyclus via register-geheugeninstructies of register-register instructies Peter Slaets () Digitale en analoge technieken February 14, / 33
6 Organisatie Basis: Von Neumann-CPU datapad = registers, ALU, bussen datapadcyclus via register-geheugeninstructies of register-register instructies Peter Slaets () Digitale en analoge technieken February 14, / 33
7 Organisatie Basis: Von Neumann-CPU datapad = registers, ALU, bussen datapadcyclus via register-geheugeninstructies of register-register instructies Peter Slaets () Digitale en analoge technieken February 14, / 33
8 Uitvoeren van een instructie 1 haal volgende instructie uit instructiegeheugen (register) 2 verander programmateller 3 bepaal type opgehaalde instructie 4 bepaal positie nodige woorden in register + haal woord binnen (extern) 5 voer instructie uit 6 herhaal voor volgende instructie Peter Slaets () Digitale en analoge technieken February 14, / 33
9 Uitvoeren van een instructie 1 haal volgende instructie uit instructiegeheugen (register) 2 verander programmateller 3 bepaal type opgehaalde instructie 4 bepaal positie nodige woorden in register + haal woord binnen (extern) 5 voer instructie uit 6 herhaal voor volgende instructie Peter Slaets () Digitale en analoge technieken February 14, / 33
10 Uitvoeren van een instructie 1 haal volgende instructie uit instructiegeheugen (register) 2 verander programmateller 3 bepaal type opgehaalde instructie 4 bepaal positie nodige woorden in register + haal woord binnen (extern) 5 voer instructie uit 6 herhaal voor volgende instructie Peter Slaets () Digitale en analoge technieken February 14, / 33
11 Uitvoeren van een instructie 1 haal volgende instructie uit instructiegeheugen (register) 2 verander programmateller 3 bepaal type opgehaalde instructie 4 bepaal positie nodige woorden in register + haal woord binnen (extern) 5 voer instructie uit 6 herhaal voor volgende instructie Peter Slaets () Digitale en analoge technieken February 14, / 33
12 Uitvoeren van een instructie 1 haal volgende instructie uit instructiegeheugen (register) 2 verander programmateller 3 bepaal type opgehaalde instructie 4 bepaal positie nodige woorden in register + haal woord binnen (extern) 5 voer instructie uit 6 herhaal voor volgende instructie Peter Slaets () Digitale en analoge technieken February 14, / 33
13 Uitvoeren van een instructie 1 haal volgende instructie uit instructiegeheugen (register) 2 verander programmateller 3 bepaal type opgehaalde instructie 4 bepaal positie nodige woorden in register + haal woord binnen (extern) 5 voer instructie uit 6 herhaal voor volgende instructie Peter Slaets () Digitale en analoge technieken February 14, / 33
14 Uitvoeren van een instructie: interpeter vs. vertaler (compiler) interpreter vertaalt code (Jave) lijn per lijn naar een andere taal (assembler) en voert deze code lijn per lijn uit hardware (duur, maar snel) door software vervangen!!! foute instructies corrigeren nieuwe instructies toevoegen efficienter testen en documenteren Voorbeeld: vertaal assembler naar digitaal niveau = microcode in ROM compiler vertaalt heel de code ineens en heeft geen vertaalstap meer nodig tijdens het uitvoeren Peter Slaets () Digitale en analoge technieken February 14, / 33
15 Uitvoeren van een instructie: interpeter vs. vertaler (compiler) interpreter vertaalt code (Jave) lijn per lijn naar een andere taal (assembler) en voert deze code lijn per lijn uit hardware (duur, maar snel) door software vervangen!!! foute instructies corrigeren nieuwe instructies toevoegen efficienter testen en documenteren Voorbeeld: vertaal assembler naar digitaal niveau = microcode in ROM compiler vertaalt heel de code ineens en heeft geen vertaalstap meer nodig tijdens het uitvoeren Peter Slaets () Digitale en analoge technieken February 14, / 33
16 Uitvoeren van een instructie: interpeter vs. vertaler (compiler) interpreter vertaalt code (Jave) lijn per lijn naar een andere taal (assembler) en voert deze code lijn per lijn uit hardware (duur, maar snel) door software vervangen!!! foute instructies corrigeren nieuwe instructies toevoegen efficienter testen en documenteren Voorbeeld: vertaal assembler naar digitaal niveau = microcode in ROM compiler vertaalt heel de code ineens en heeft geen vertaalstap meer nodig tijdens het uitvoeren Peter Slaets () Digitale en analoge technieken February 14, / 33
17 Uitvoeren van een instructie: interpeter vs. vertaler (compiler) interpreter vertaalt code (Jave) lijn per lijn naar een andere taal (assembler) en voert deze code lijn per lijn uit hardware (duur, maar snel) door software vervangen!!! foute instructies corrigeren nieuwe instructies toevoegen efficienter testen en documenteren Voorbeeld: vertaal assembler naar digitaal niveau = microcode in ROM compiler vertaalt heel de code ineens en heeft geen vertaalstap meer nodig tijdens het uitvoeren Peter Slaets () Digitale en analoge technieken February 14, / 33
18 Uitvoeren van een instructie: interpeter vs. vertaler (compiler) interpreter vertaalt code (Jave) lijn per lijn naar een andere taal (assembler) en voert deze code lijn per lijn uit hardware (duur, maar snel) door software vervangen!!! foute instructies corrigeren nieuwe instructies toevoegen efficienter testen en documenteren Voorbeeld: vertaal assembler naar digitaal niveau = microcode in ROM compiler vertaalt heel de code ineens en heeft geen vertaalstap meer nodig tijdens het uitvoeren Peter Slaets () Digitale en analoge technieken February 14, / 33
19 Uitvoeren van een instructie: interpeter vs. vertaler (compiler) interpreter vertaalt code (Jave) lijn per lijn naar een andere taal (assembler) en voert deze code lijn per lijn uit hardware (duur, maar snel) door software vervangen!!! foute instructies corrigeren nieuwe instructies toevoegen efficienter testen en documenteren Voorbeeld: vertaal assembler naar digitaal niveau = microcode in ROM compiler vertaalt heel de code ineens en heeft geen vertaalstap meer nodig tijdens het uitvoeren Peter Slaets () Digitale en analoge technieken February 14, / 33
20 Uitvoeren van een instructie: interpeter vs. vertaler (compiler) interpreter vertaalt code (Jave) lijn per lijn naar een andere taal (assembler) en voert deze code lijn per lijn uit hardware (duur, maar snel) door software vervangen!!! foute instructies corrigeren nieuwe instructies toevoegen efficienter testen en documenteren Voorbeeld: vertaal assembler naar digitaal niveau = microcode in ROM compiler vertaalt heel de code ineens en heeft geen vertaalstap meer nodig tijdens het uitvoeren Peter Slaets () Digitale en analoge technieken February 14, / 33
21 RISC vs. CISC RISC=Reduced Instruction Set Computer eenvoudige, supersnelle CPU met decodering in hardware. Kent weinig bevelen! Een bevel per klokcyclus! CISC=Complex Instruction Set Computer Kent heel veel bevelen, waardoor de decodering in software (microcode) moet gebeuren, dus trager! Besluit: Een RISC CPU moet wel meerdere bevelen uitvoeren om het equivalent van 1 CISC bevel te realiseren. Toch beter dan CISC. Peter Slaets () Digitale en analoge technieken February 14, / 33
22 RISC vs. CISC RISC=Reduced Instruction Set Computer eenvoudige, supersnelle CPU met decodering in hardware. Kent weinig bevelen! Een bevel per klokcyclus! CISC=Complex Instruction Set Computer Kent heel veel bevelen, waardoor de decodering in software (microcode) moet gebeuren, dus trager! Besluit: Een RISC CPU moet wel meerdere bevelen uitvoeren om het equivalent van 1 CISC bevel te realiseren. Toch beter dan CISC. Peter Slaets () Digitale en analoge technieken February 14, / 33
23 RISC vs. CISC RISC=Reduced Instruction Set Computer eenvoudige, supersnelle CPU met decodering in hardware. Kent weinig bevelen! Een bevel per klokcyclus! CISC=Complex Instruction Set Computer Kent heel veel bevelen, waardoor de decodering in software (microcode) moet gebeuren, dus trager! Besluit: Een RISC CPU moet wel meerdere bevelen uitvoeren om het equivalent van 1 CISC bevel te realiseren. Toch beter dan CISC. Peter Slaets () Digitale en analoge technieken February 14, / 33
24 Vuistregels RISC standaard voor general purpose CPU s Zoveel mogelijk instructies rechtstreeks in hardware uitvoeren Zoveel mogelijk instucties per seconden starten (MIPS) door parallellisme LOAD en STORE hebben toegang tot geheugen want kan lang duren andere instructies tegelijkertijd uitvoeren Voldoende register voorzien want geheugen is traag!!! Peter Slaets () Digitale en analoge technieken February 14, / 33
25 Vuistregels RISC standaard voor general purpose CPU s Zoveel mogelijk instructies rechtstreeks in hardware uitvoeren Zoveel mogelijk instucties per seconden starten (MIPS) door parallellisme LOAD en STORE hebben toegang tot geheugen want kan lang duren andere instructies tegelijkertijd uitvoeren Voldoende register voorzien want geheugen is traag!!! Peter Slaets () Digitale en analoge technieken February 14, / 33
26 Vuistregels RISC standaard voor general purpose CPU s Zoveel mogelijk instructies rechtstreeks in hardware uitvoeren Zoveel mogelijk instucties per seconden starten (MIPS) door parallellisme LOAD en STORE hebben toegang tot geheugen want kan lang duren andere instructies tegelijkertijd uitvoeren Voldoende register voorzien want geheugen is traag!!! Peter Slaets () Digitale en analoge technieken February 14, / 33
27 Vuistregels RISC standaard voor general purpose CPU s Zoveel mogelijk instructies rechtstreeks in hardware uitvoeren Zoveel mogelijk instucties per seconden starten (MIPS) door parallellisme LOAD en STORE hebben toegang tot geheugen want kan lang duren andere instructies tegelijkertijd uitvoeren Voldoende register voorzien want geheugen is traag!!! Peter Slaets () Digitale en analoge technieken February 14, / 33
28 Vuistregels RISC standaard voor general purpose CPU s Zoveel mogelijk instructies rechtstreeks in hardware uitvoeren Zoveel mogelijk instucties per seconden starten (MIPS) door parallellisme LOAD en STORE hebben toegang tot geheugen want kan lang duren andere instructies tegelijkertijd uitvoeren Voldoende register voorzien want geheugen is traag!!! Peter Slaets () Digitale en analoge technieken February 14, / 33
29 Parallellisme Doel? chips sneller maken Hoe? Kloksnelheid verhogen = begrensd Parallelisme: op instructiesetniveau en processorniveau Peter Slaets () Digitale en analoge technieken February 14, / 33
30 Parallellisme Doel? chips sneller maken Hoe? Kloksnelheid verhogen = begrensd Parallelisme: op instructiesetniveau en processorniveau Peter Slaets () Digitale en analoge technieken February 14, / 33
31 Parallellisme Doel? chips sneller maken Hoe? Kloksnelheid verhogen = begrensd Parallelisme: op instructiesetniveau en processorniveau Peter Slaets () Digitale en analoge technieken February 14, / 33
32 Parallellisme Doel? chips sneller maken Hoe? Kloksnelheid verhogen = begrensd Parallelisme: op instructiesetniveau en processorniveau Peter Slaets () Digitale en analoge technieken February 14, / 33
33 Parallellisme op instructieniveau: pipelining Probleem? instructies uit geheugen halen kost tijd! Oplossing: op voorhand eruit halen via prefetch-buffer Gevolg: uitvoeren opgeslitst in 2 delen = ophalen en invoering Pipelining = uitvoeren opsplitsen in 5 stadia Trade-off van wachttijd (nt) vs.processorbandbreedte (MIPS) Peter Slaets () Digitale en analoge technieken February 14, / 33
34 Parallellisme op instructieniveau: pipelining Probleem? instructies uit geheugen halen kost tijd! Oplossing: op voorhand eruit halen via prefetch-buffer Gevolg: uitvoeren opgeslitst in 2 delen = ophalen en invoering Pipelining = uitvoeren opsplitsen in 5 stadia Trade-off van wachttijd (nt) vs.processorbandbreedte (MIPS) Peter Slaets () Digitale en analoge technieken February 14, / 33
35 Parallellisme op instructieniveau: pipelining Probleem? instructies uit geheugen halen kost tijd! Oplossing: op voorhand eruit halen via prefetch-buffer Gevolg: uitvoeren opgeslitst in 2 delen = ophalen en invoering Pipelining = uitvoeren opsplitsen in 5 stadia Trade-off van wachttijd (nt) vs.processorbandbreedte (MIPS) Peter Slaets () Digitale en analoge technieken February 14, / 33
36 Parallellisme op instructieniveau: pipelining Probleem? instructies uit geheugen halen kost tijd! Oplossing: op voorhand eruit halen via prefetch-buffer Gevolg: uitvoeren opgeslitst in 2 delen = ophalen en invoering Pipelining = uitvoeren opsplitsen in 5 stadia Trade-off van wachttijd (nt) vs.processorbandbreedte (MIPS) Peter Slaets () Digitale en analoge technieken February 14, / 33
37 Parallellisme op instructieniveau: pipelining Probleem? instructies uit geheugen halen kost tijd! Oplossing: op voorhand eruit halen via prefetch-buffer Gevolg: uitvoeren opgeslitst in 2 delen = ophalen en invoering Pipelining = uitvoeren opsplitsen in 5 stadia Trade-off van wachttijd (nt) vs.processorbandbreedte (MIPS) Peter Slaets () Digitale en analoge technieken February 14, / 33
38 Parallellisme op instructieniveau: superscalair Twee pipelines Mogen niet in conflict geraken over (registers, afhankelijkheid,... ) Detectie conficten via compiler of hardware Intel pipeline, Pentium 2 pipelines (u en v) Peter Slaets () Digitale en analoge technieken February 14, / 33
39 Parallellisme op instructieniveau: superscalair Twee pipelines Mogen niet in conflict geraken over (registers, afhankelijkheid,... ) Detectie conficten via compiler of hardware Intel pipeline, Pentium 2 pipelines (u en v) Peter Slaets () Digitale en analoge technieken February 14, / 33
40 Parallellisme op instructieniveau: superscalair Twee pipelines Mogen niet in conflict geraken over (registers, afhankelijkheid,... ) Detectie conficten via compiler of hardware Intel pipeline, Pentium 2 pipelines (u en v) Peter Slaets () Digitale en analoge technieken February 14, / 33
41 Parallellisme op instructieniveau: superscalair Twee pipelines Mogen niet in conflict geraken over (registers, afhankelijkheid,... ) Detectie conficten via compiler of hardware Intel pipeline, Pentium 2 pipelines (u en v) Peter Slaets () Digitale en analoge technieken February 14, / 33
42 Parallellisme op instructieniveau: superscalair Een pipelines maar meerdere functionale eenheden (pentium II) doorgeeffrequentie veel hoger dan uitvoerfrequentie Peter Slaets () Digitale en analoge technieken February 14, / 33
43 Parallellisme op instructieniveau: superscalair Een pipelines maar meerdere functionale eenheden (pentium II) doorgeeffrequentie veel hoger dan uitvoerfrequentie Peter Slaets () Digitale en analoge technieken February 14, / 33
44 Parallellisme op processorniveau: array en vector Parallellisme op instructieniveau geeft factor 5-10 winst Parallellisme op processorniveau geeft factor winst Arraycomputers (SIMD =Single Instruction-stream Multiple Data-stream, pentium 4) en vectorprocessor (pipelining van ALU) Peter Slaets () Digitale en analoge technieken February 14, / 33
45 Parallellisme op processorniveau: array en vector Parallellisme op instructieniveau geeft factor 5-10 winst Parallellisme op processorniveau geeft factor winst Arraycomputers (SIMD =Single Instruction-stream Multiple Data-stream, pentium 4) en vectorprocessor (pipelining van ALU) Peter Slaets () Digitale en analoge technieken February 14, / 33
46 Parallellisme op processorniveau: array en vector Parallellisme op instructieniveau geeft factor 5-10 winst Parallellisme op processorniveau geeft factor winst Arraycomputers (SIMD =Single Instruction-stream Multiple Data-stream, pentium 4) en vectorprocessor (pipelining van ALU) Peter Slaets () Digitale en analoge technieken February 14, / 33
47 Parallellisme op processorniveau: multiprocessor meerdere CPU s en een gemeenschappelijk geheugen meerdere CPU s met lokaal geheugen en een gemeenschappelijk geheugen = tightly coupled Peter Slaets () Digitale en analoge technieken February 14, / 33
48 Parallellisme op processorniveau: multiprocessor meerdere CPU s en een gemeenschappelijk geheugen meerdere CPU s met lokaal geheugen en een gemeenschappelijk geheugen = tightly coupled Peter Slaets () Digitale en analoge technieken February 14, / 33
49 Parallellisme op processorniveau: multicomputer multiprocessor moeilijk voor 256 door verbinding met gemeenschappelijk geheugen multicomputer geen gemeenschappelijk geheugen = loosely coupled Peter Slaets () Digitale en analoge technieken February 14, / 33
50 Parallellisme op processorniveau: multicomputer multiprocessor moeilijk voor 256 door verbinding met gemeenschappelijk geheugen multicomputer geen gemeenschappelijk geheugen = loosely coupled Peter Slaets () Digitale en analoge technieken February 14, / 33
51 Computerarchitectuur 1 Processors 2 Primair geheugen 3 Secundair geheugen 4 Input/Output Peter Slaets () Digitale en analoge technieken February 14, / 33
52 bits-geheugenadres elementaire eenheid van geheugen is bit 0/1 eenvoudige detectie 6V vs. 1V geheugen bestaat uit cellen (locaties) en wordt verwezen via het adres 3 methode om 96 bits te organiseren: adres + bits/cel 1 byte = 8 bits Peter Slaets () Digitale en analoge technieken February 14, / 33
53 bits-geheugenadres elementaire eenheid van geheugen is bit 0/1 eenvoudige detectie 6V vs. 1V geheugen bestaat uit cellen (locaties) en wordt verwezen via het adres 3 methode om 96 bits te organiseren: adres + bits/cel 1 byte = 8 bits Peter Slaets () Digitale en analoge technieken February 14, / 33
54 bits-geheugenadres elementaire eenheid van geheugen is bit 0/1 eenvoudige detectie 6V vs. 1V geheugen bestaat uit cellen (locaties) en wordt verwezen via het adres 3 methode om 96 bits te organiseren: adres + bits/cel 1 byte = 8 bits Peter Slaets () Digitale en analoge technieken February 14, / 33
55 bits-geheugenadres elementaire eenheid van geheugen is bit 0/1 eenvoudige detectie 6V vs. 1V geheugen bestaat uit cellen (locaties) en wordt verwezen via het adres 3 methode om 96 bits te organiseren: adres + bits/cel 1 byte = 8 bits Peter Slaets () Digitale en analoge technieken February 14, / 33
56 bits-geheugenadres elementaire eenheid van geheugen is bit 0/1 eenvoudige detectie 6V vs. 1V geheugen bestaat uit cellen (locaties) en wordt verwezen via het adres 3 methode om 96 bits te organiseren: adres + bits/cel 1 byte = 8 bits Peter Slaets () Digitale en analoge technieken February 14, / 33
57 Volgorde van de bytes big endian= nummering begint aan de meest significante kant per byte little endian= nummering begint aan de minst significante kant per byte Peter Slaets () Digitale en analoge technieken February 14, / 33
58 Volgorde van de bytes big endian= nummering begint aan de meest significante kant per byte little endian= nummering begint aan de minst significante kant per byte Peter Slaets () Digitale en analoge technieken February 14, / 33
59 Foutcorrigerende codes controlebits toevoegen: databits+controlebits Bijvoorbeeld: pariteitsbit Peter Slaets () Digitale en analoge technieken February 14, / 33
60 Foutcorrigerende codes controlebits toevoegen: databits+controlebits Bijvoorbeeld: pariteitsbit Peter Slaets () Digitale en analoge technieken February 14, / 33
61 Cachegeheugen CPU altijd sneller dan geheugens: meerdere CPU-cycli voor aanvragen geheugenwoord Hoe oplossen? READ-aanvraag starten wanneer ze worden aangetroffen (hardware wachten op data) Compiler geen code laten genereren die woord leest voordat het binnen is (software wacht op data) Alle geheugen op CPU-chip zetten ( via bus is traag), maar te duur + groot Een klein, snel geheugen (CACHE) en een groot langzaam geheugen Hoe werkt cache geheugen? meest gebruikte geheugenwoorden in cache bewaren CPU kijkt eerste in cache lokaliteitsbeginsel = woorde en enkele buren naar cache halen Peter Slaets () Digitale en analoge technieken February 14, / 33
62 Cachegeheugen CPU altijd sneller dan geheugens: meerdere CPU-cycli voor aanvragen geheugenwoord Hoe oplossen? READ-aanvraag starten wanneer ze worden aangetroffen (hardware wachten op data) Compiler geen code laten genereren die woord leest voordat het binnen is (software wacht op data) Alle geheugen op CPU-chip zetten ( via bus is traag), maar te duur + groot Een klein, snel geheugen (CACHE) en een groot langzaam geheugen Hoe werkt cache geheugen? meest gebruikte geheugenwoorden in cache bewaren CPU kijkt eerste in cache lokaliteitsbeginsel = woorde en enkele buren naar cache halen Peter Slaets () Digitale en analoge technieken February 14, / 33
63 Cachegeheugen CPU altijd sneller dan geheugens: meerdere CPU-cycli voor aanvragen geheugenwoord Hoe oplossen? READ-aanvraag starten wanneer ze worden aangetroffen (hardware wachten op data) Compiler geen code laten genereren die woord leest voordat het binnen is (software wacht op data) Alle geheugen op CPU-chip zetten ( via bus is traag), maar te duur + groot Een klein, snel geheugen (CACHE) en een groot langzaam geheugen Hoe werkt cache geheugen? meest gebruikte geheugenwoorden in cache bewaren CPU kijkt eerste in cache lokaliteitsbeginsel = woorde en enkele buren naar cache halen Peter Slaets () Digitale en analoge technieken February 14, / 33
64 Cachegeheugen CPU altijd sneller dan geheugens: meerdere CPU-cycli voor aanvragen geheugenwoord Hoe oplossen? READ-aanvraag starten wanneer ze worden aangetroffen (hardware wachten op data) Compiler geen code laten genereren die woord leest voordat het binnen is (software wacht op data) Alle geheugen op CPU-chip zetten ( via bus is traag), maar te duur + groot Een klein, snel geheugen (CACHE) en een groot langzaam geheugen Hoe werkt cache geheugen? meest gebruikte geheugenwoorden in cache bewaren CPU kijkt eerste in cache lokaliteitsbeginsel = woorde en enkele buren naar cache halen Peter Slaets () Digitale en analoge technieken February 14, / 33
65 Cachegeheugen CPU altijd sneller dan geheugens: meerdere CPU-cycli voor aanvragen geheugenwoord Hoe oplossen? READ-aanvraag starten wanneer ze worden aangetroffen (hardware wachten op data) Compiler geen code laten genereren die woord leest voordat het binnen is (software wacht op data) Alle geheugen op CPU-chip zetten ( via bus is traag), maar te duur + groot Een klein, snel geheugen (CACHE) en een groot langzaam geheugen Hoe werkt cache geheugen? meest gebruikte geheugenwoorden in cache bewaren CPU kijkt eerste in cache lokaliteitsbeginsel = woorde en enkele buren naar cache halen Peter Slaets () Digitale en analoge technieken February 14, / 33
66 Cachegeheugen CPU altijd sneller dan geheugens: meerdere CPU-cycli voor aanvragen geheugenwoord Hoe oplossen? READ-aanvraag starten wanneer ze worden aangetroffen (hardware wachten op data) Compiler geen code laten genereren die woord leest voordat het binnen is (software wacht op data) Alle geheugen op CPU-chip zetten ( via bus is traag), maar te duur + groot Een klein, snel geheugen (CACHE) en een groot langzaam geheugen Hoe werkt cache geheugen? meest gebruikte geheugenwoorden in cache bewaren CPU kijkt eerste in cache lokaliteitsbeginsel = woorde en enkele buren naar cache halen Peter Slaets () Digitale en analoge technieken February 14, / 33
67 Cachegeheugen CPU altijd sneller dan geheugens: meerdere CPU-cycli voor aanvragen geheugenwoord Hoe oplossen? READ-aanvraag starten wanneer ze worden aangetroffen (hardware wachten op data) Compiler geen code laten genereren die woord leest voordat het binnen is (software wacht op data) Alle geheugen op CPU-chip zetten ( via bus is traag), maar te duur + groot Een klein, snel geheugen (CACHE) en een groot langzaam geheugen Hoe werkt cache geheugen? meest gebruikte geheugenwoorden in cache bewaren CPU kijkt eerste in cache lokaliteitsbeginsel = woorde en enkele buren naar cache halen Peter Slaets () Digitale en analoge technieken February 14, / 33
68 Cachegeheugen CPU altijd sneller dan geheugens: meerdere CPU-cycli voor aanvragen geheugenwoord Hoe oplossen? READ-aanvraag starten wanneer ze worden aangetroffen (hardware wachten op data) Compiler geen code laten genereren die woord leest voordat het binnen is (software wacht op data) Alle geheugen op CPU-chip zetten ( via bus is traag), maar te duur + groot Een klein, snel geheugen (CACHE) en een groot langzaam geheugen Hoe werkt cache geheugen? meest gebruikte geheugenwoorden in cache bewaren CPU kijkt eerste in cache lokaliteitsbeginsel = woorde en enkele buren naar cache halen Peter Slaets () Digitale en analoge technieken February 14, / 33
69 Cachegeheugen CPU altijd sneller dan geheugens: meerdere CPU-cycli voor aanvragen geheugenwoord Hoe oplossen? READ-aanvraag starten wanneer ze worden aangetroffen (hardware wachten op data) Compiler geen code laten genereren die woord leest voordat het binnen is (software wacht op data) Alle geheugen op CPU-chip zetten ( via bus is traag), maar te duur + groot Een klein, snel geheugen (CACHE) en een groot langzaam geheugen Hoe werkt cache geheugen? meest gebruikte geheugenwoorden in cache bewaren CPU kijkt eerste in cache lokaliteitsbeginsel = woorde en enkele buren naar cache halen Peter Slaets () Digitale en analoge technieken February 14, / 33
70 Cachegeheugen CPU altijd sneller dan geheugens: meerdere CPU-cycli voor aanvragen geheugenwoord Hoe oplossen? READ-aanvraag starten wanneer ze worden aangetroffen (hardware wachten op data) Compiler geen code laten genereren die woord leest voordat het binnen is (software wacht op data) Alle geheugen op CPU-chip zetten ( via bus is traag), maar te duur + groot Een klein, snel geheugen (CACHE) en een groot langzaam geheugen Hoe werkt cache geheugen? meest gebruikte geheugenwoorden in cache bewaren CPU kijkt eerste in cache lokaliteitsbeginsel = woorde en enkele buren naar cache halen Peter Slaets () Digitale en analoge technieken February 14, / 33
71 Cachegeheugens geheugenblokken bepaalt door cacheregels grootte van de de cache/cacheregel: 16 KB via 1024x16 bytes of 2048X8bytes instructies en data in zelfde cache? het aantal cache: primair (op CPU)+secundair(buiten chip)+... Peter Slaets () Digitale en analoge technieken February 14, / 33
72 Cachegeheugens geheugenblokken bepaalt door cacheregels grootte van de de cache/cacheregel: 16 KB via 1024x16 bytes of 2048X8bytes instructies en data in zelfde cache? het aantal cache: primair (op CPU)+secundair(buiten chip)+... Peter Slaets () Digitale en analoge technieken February 14, / 33
73 Cachegeheugens geheugenblokken bepaalt door cacheregels grootte van de de cache/cacheregel: 16 KB via 1024x16 bytes of 2048X8bytes instructies en data in zelfde cache? het aantal cache: primair (op CPU)+secundair(buiten chip)+... Peter Slaets () Digitale en analoge technieken February 14, / 33
74 Cachegeheugens geheugenblokken bepaalt door cacheregels grootte van de de cache/cacheregel: 16 KB via 1024x16 bytes of 2048X8bytes instructies en data in zelfde cache? het aantal cache: primair (op CPU)+secundair(buiten chip)+... Peter Slaets () Digitale en analoge technieken February 14, / 33
75 Geheugenpackages en types tot 90 aparte geheugenchips van 1Kbits tot 1MBits Nu een groep chips 8-16 stuks (32-64MB): SIMM (Single Inline Memory Module) 32 bits/klolkcylcus en DIMM (Dual Inline Memoryr Module) 64 bits/klokcylcus Peter Slaets () Digitale en analoge technieken February 14, / 33
76 Geheugenpackages en types tot 90 aparte geheugenchips van 1Kbits tot 1MBits Nu een groep chips 8-16 stuks (32-64MB): SIMM (Single Inline Memory Module) 32 bits/klolkcylcus en DIMM (Dual Inline Memoryr Module) 64 bits/klokcylcus Peter Slaets () Digitale en analoge technieken February 14, / 33
77 Computerarchitectuur 1 Processors 2 Primair geheugen 3 Secundair geheugen 4 Input/Output Peter Slaets () Digitale en analoge technieken February 14, / 33
78 Geheugenhierarchie toegangstijd vergroot naar beneden: 1-3 nsec nsec nsec - 10 msec sec opslagcapaciteit neemt toe: 128bytes - Mbytes Mbytes Gbytes prijs per bit daalt naar beneden Peter Slaets () Digitale en analoge technieken February 14, / 33
79 Geheugenhierarchie toegangstijd vergroot naar beneden: 1-3 nsec nsec nsec - 10 msec sec opslagcapaciteit neemt toe: 128bytes - Mbytes Mbytes Gbytes prijs per bit daalt naar beneden Peter Slaets () Digitale en analoge technieken February 14, / 33
80 Geheugenhierarchie toegangstijd vergroot naar beneden: 1-3 nsec nsec nsec - 10 msec sec opslagcapaciteit neemt toe: 128bytes - Mbytes Mbytes Gbytes prijs per bit daalt naar beneden Peter Slaets () Digitale en analoge technieken February 14, / 33
81 Magneetschijf harde schijf opslagcapaciteit neemt toe: 128bytes - Mbytes Mbytes Gbytes prijs per bit daalt naar beneden Peter Slaets () Digitale en analoge technieken February 14, / 33
82 Magneetschijf harde schijf opslagcapaciteit neemt toe: 128bytes - Mbytes Mbytes Gbytes prijs per bit daalt naar beneden Peter Slaets () Digitale en analoge technieken February 14, / 33
83 Magneetschijf harde schijf opslagcapaciteit neemt toe: 128bytes - Mbytes Mbytes Gbytes prijs per bit daalt naar beneden Peter Slaets () Digitale en analoge technieken February 14, / 33
84 IDE/EIDE/ATA-schijven Wat? vroeger werd de beweging van de arm, het lezen gedaan door een externe controller, nu op het moederbord aanwezig IDE/EIDE/ATA goedkoop, standaard voor PC Peter Slaets () Digitale en analoge technieken February 14, / 33
85 IDE/EIDE/ATA-schijven Wat? vroeger werd de beweging van de arm, het lezen gedaan door een externe controller, nu op het moederbord aanwezig IDE/EIDE/ATA goedkoop, standaard voor PC Peter Slaets () Digitale en analoge technieken February 14, / 33
86 SCSI-schijven Wat? verschilt niet van ATA qua organisatie van het geheugen, wel qua interface SCSI duurder, sneller en standaard voor UNIX-workstations, Macintoch en duurdere intel PC s (servers) meer dan interface, ook bus + controller + 7 apparaten Peter Slaets () Digitale en analoge technieken February 14, / 33
87 SCSI-schijven Wat? verschilt niet van ATA qua organisatie van het geheugen, wel qua interface SCSI duurder, sneller en standaard voor UNIX-workstations, Macintoch en duurdere intel PC s (servers) meer dan interface, ook bus + controller + 7 apparaten Peter Slaets () Digitale en analoge technieken February 14, / 33
88 SCSI-schijven Wat? verschilt niet van ATA qua organisatie van het geheugen, wel qua interface SCSI duurder, sneller en standaard voor UNIX-workstations, Macintoch en duurdere intel PC s (servers) meer dan interface, ook bus + controller + 7 apparaten Peter Slaets () Digitale en analoge technieken February 14, / 33
89 CD-roms/recordable/Rewritable/DVD De gekende geheugens!!! 650Mb - 4,7 tot 17 Gb Peter Slaets () Digitale en analoge technieken February 14, / 33
90 CD-roms/recordable/Rewritable/DVD De gekende geheugens!!! 650Mb - 4,7 tot 17 Gb Peter Slaets () Digitale en analoge technieken February 14, / 33
91 Computerarchitectuur 1 Processors 2 Primair geheugen 3 Secundair geheugen 4 Input/Output Peter Slaets () Digitale en analoge technieken February 14, / 33
92 Buses moederbord: CPU+DIMM+hulpchips+bus met randconnectoren van I/O-kaarten oudere PC s hebben een tweede bus (ISA-bus) Peter Slaets () Digitale en analoge technieken February 14, / 33
93 Buses moederbord: CPU+DIMM+hulpchips+bus met randconnectoren van I/O-kaarten oudere PC s hebben een tweede bus (ISA-bus) Peter Slaets () Digitale en analoge technieken February 14, / 33
94 Buses de logische structuur van een eenvoudige PC Controller + I/O apparaat Speciaal: DMA (Direct Memory Access) data lezen rechtstreeks van het apparaat naar het geheugen zonder de CPU te belasten Speciaal: busarbiter bepaalt wie mag sturen op de bus Speciaal: cycle stealing = I/O-apparaat krijgt bus toegang onmiddelijk dus steelt van de rest Peter Slaets () Digitale en analoge technieken February 14, / 33
95 Buses de logische structuur van een eenvoudige PC Controller + I/O apparaat Speciaal: DMA (Direct Memory Access) data lezen rechtstreeks van het apparaat naar het geheugen zonder de CPU te belasten Speciaal: busarbiter bepaalt wie mag sturen op de bus Speciaal: cycle stealing = I/O-apparaat krijgt bus toegang onmiddelijk dus steelt van de rest Peter Slaets () Digitale en analoge technieken February 14, / 33
96 Buses de logische structuur van een eenvoudige PC Controller + I/O apparaat Speciaal: DMA (Direct Memory Access) data lezen rechtstreeks van het apparaat naar het geheugen zonder de CPU te belasten Speciaal: busarbiter bepaalt wie mag sturen op de bus Speciaal: cycle stealing = I/O-apparaat krijgt bus toegang onmiddelijk dus steelt van de rest Peter Slaets () Digitale en analoge technieken February 14, / 33
97 Buses de logische structuur van een eenvoudige PC Controller + I/O apparaat Speciaal: DMA (Direct Memory Access) data lezen rechtstreeks van het apparaat naar het geheugen zonder de CPU te belasten Speciaal: busarbiter bepaalt wie mag sturen op de bus Speciaal: cycle stealing = I/O-apparaat krijgt bus toegang onmiddelijk dus steelt van de rest Peter Slaets () Digitale en analoge technieken February 14, / 33
98 Buses de logische structuur van een eenvoudige PC Controller + I/O apparaat Speciaal: DMA (Direct Memory Access) data lezen rechtstreeks van het apparaat naar het geheugen zonder de CPU te belasten Speciaal: busarbiter bepaalt wie mag sturen op de bus Speciaal: cycle stealing = I/O-apparaat krijgt bus toegang onmiddelijk dus steelt van de rest Peter Slaets () Digitale en analoge technieken February 14, / 33
99 Buses PCI-bus gebruikt in veel configuraties, ISA-bus kunnen bijgevoegd worden Peter Slaets () Digitale en analoge technieken February 14, / 33
100 Overige I/O Terminals: toetsenord+crt-monitors+platte beeldscherm+muizen+printers Telecommmunicatieapparatuur: modems+digitale+digitale camera+... Peter Slaets () Digitale en analoge technieken February 14, / 33
101 Overige I/O Terminals: toetsenord+crt-monitors+platte beeldscherm+muizen+printers Telecommmunicatieapparatuur: modems+digitale+digitale camera+... Peter Slaets () Digitale en analoge technieken February 14, / 33
informatica. hardware. overzicht. moederbord CPU RAM GPU architectuur (vwo)
informatica hardware overzicht moederbord CPU RAM GPU architectuur (vwo) 1 moederbord basis van de computer componenten & aansluitingen chipset Northbridge (snel) Southbridge ("traag") bussen FSB/HTB moederbord
computerarchitectuur antwoorden
2017 computerarchitectuur antwoorden F. Vonk versie 1 2-8-2017 inhoudsopgave hardware... - 3 - CPU... - 3 - bussen... - 4 - bridges... - 4 - RAM... - 4 - hardware architectuur... - 5 - Dit werk is gelicenseerd
Computerarchitectuur. Terugblik / discussie / oefenopgaven
Computerarchitectuur Terugblik / discussie / oefenopgaven Kristian Rietveld http://ca.liacs.nl/ Trends & Performance Voorkennis We bouwden een 4-bit microprocessor bij Digitale Technieken. Bij computerarchitectuur
Klas : 5 Industriële ICT Herhalingsvragen reeks 1 PC-techniek
Klas : 5 Industriële ICT Herhalingsvragen reeks 1 PC-techniek VTI St.- Laurentius Neem eerst de tekst in het boek door, doe dit enkele keren en probeer uiteraard te onthouden wat je leest. Los nadien de
De computer als processor
De computer als processor DE FYSIEKE COMPUTER Componenten van de computerconfiguratie Toetsenbord Muis Scanner Microfoon (Extern geheugen) Invoerapparaten Uitvoerapparaten Monitor Printer Plotter Luidspreker
Van Poort tot Pipeline. Ben Bruidegom & Wouter Koolen-Wijkstra AMSTEL Instituut Universiteit van Amsterdam
Van Poort tot Pipeline Ben Bruidegom & Wouter Koolen-Wijkstra AMSTEL Instituut Universiteit van Amsterdam Van Poort tot Pipeline Pipeline processor One cycle machine Calculator File of registers Assembly
In te vullen tabellen.
In te vullen tabellen. Basisprincipes Binair rekenen: omzettingen: decimaal --> hexadecimaal Stel (40)10 = (?)16 40 16-32 2 16 8-0 0 2 =(28) 16 Binair rekenen: omzettingen: binair --> hexadecimaal Stel
Windows Basis - Herman Van den Borre 1
Windows Vista Basis Herman Van den Borre Praktische zaken Lessen Vrijdagmorgen 9u00 11u45 Pauze 10u15-10u30 Handboek Windows Vista Basis Roger Frans Uitgeverij Campinia Media ISBN: 978.90.356.1212.9 Prijs:
Tentamen 17 augustus 2000 Opgaven Computerarchitectuur
Tentamen 17 augustus 2000 Opgaven - 1 - Computerarchitectuur Tentamen Computerarchitectuur (213005) 17 augustus 2000 2 bladzijden met 5 opgaven 3 antwoordbladen Het raadplegen van boeken, diktaten of aantekeningen
von-neumann-architectuur Opbouw van een CPU Processoren 1 december 2014
von-neumann-architectuur Opbouw van een CPU Processoren 1 december 2014 Herhaling: Booleaanse algebra (B = {0,1},., +, ) Elke Booleaanse functie f: B n B m kan met., +, geschreven worden Met Gates (electronische
Een desktopcomputer kan uit de volgende onderdelen zijn opgebouwd:
SAMENVATTING HOOFDSTUK 1 Een computersysteem De twee meest gebruikte modellen computers zijn: * Desktop * Laptop Een desktopcomputer kan uit de volgende onderdelen zijn opgebouwd: Systeemkast Beeldscherm
computerarchitectuur F. Vonk versie
2017 computerarchitectuur F. Vonk versie 1 2-8-2017 inhoudsopgave 1. inleiding... - 3-2. hardware... - 4-3. moederbord... - 5-4. CPU... - 7-5. bussen... - 12-6. bridges... - 15-7. RAM... - 16-8. hardware
Hoofdstuk 7. Computerarchitectuur
Hoofdstuk 7 Computerarchitectuur 1 controlebus CPU MEMORY I/O databus adresbus Figuur 71 Schematische opbouw van een computersysteem 8 Figuur 72 Een busverbinding Buslijn Out E A In Out E B In Out E C
ROM, het Read Only Memory, dat bestaat uit: - BIOS - CMOS RAM, het Random Acces Memory, ook wel het werkgeheugen genoemd.
Les B-05: Geheugens Een belangrijk onderdeel van computers is het geheugen. In het geheugen kunnen programma s en bestanden opgeslagen worden. Er zijn veel verschillende soorten geheugens: intern, extern
Hoofdstuk 2. De Von Neumann-architectuur
Input Interface Output Interface Informatica Deel III Hoofdstuk 2 De Von Neumann-architectuur 2.1. Organisatie. De overgrote meerderheid der digitale computers zijn georganiseerd zoals weergegeven in fig.
Digitale technieken Microprocessoren
Digitale technieken Microprocessoren ir. Patrick Colleman Inhoudstafel Inhoudstafel. Afkortingen. Inleiding - voorwoord 1 Hoofdstuk 1 : Voorstelling van getallen en karakters. 2 1.1 Voorstelling van binaire
De samenvatting van hoofdstuk 3 van enigma
De samenvatting van hoofdstuk 3 van enigma Verloop van communicatie -letterteken printer (schrijftransactie). -ieder apparaat heeft een unieke code. -CPU zet adres en code op de bus. -printer herkent adres
Wat is een busverbinding?
Wat is een busverbinding? gemeenschappelijke verbinding tussen CPU, geheugen en I/O-schakelingen onderscheid tussen: databus/adresbus/controlbus intern/extern serieel/parallel unidirectioneel/bidirectioneel
7,3. Samenvatting door een scholier 1961 woorden 16 januari keer beoordeeld. Informatica Informatica actief
Samenvatting door een scholier 1961 woorden 16 januari 2009 7,3 126 keer beoordeeld Vak Methode Informatica Informatica actief Hoofdstuk 3 Gespecialiseerde computers: kun je alleen voor een bepaalde functie
Les 11: systeemarchitectuur virtuele machines
Les 11: systeemarchitectuur virtuele machines Geavanceerde computerarchitectuur Lieven Eeckhout Academiejaar 2008-2009 Universiteit Gent Virtuele machines Motivatie Interfaces Virtualisatie: inleiding
Uitwerking oefententamen Computerarchitectuur December 2016
Uitwerking oefententamen Computerarchitectuur December 2016 I.a. De overall CPI kan worden berekend met de formule n IC i CPI Instruction count CPI i voor de ratio vullen we telkens de geven frequentie
Hardware Beginners. Processoren. Door Theo De Paepe
Hardware Beginners Processoren Merken en types Intel AMD * Pentium * Pentium II * Pentium III * Pentium 4 * Celeron * K6 * K7 / Athlon (64 BIT) * Duron * Sempron Opbouw En nog: * FPU * Datalijnen * Adreslijnen
11011 Processor MMI Intro. Binaire representatie. Computer: Logische opbouw (Von Neumann) 3-input 1-hot detector.
NOT NOT NOT NOT NOT NOT 9-09-7 Intro MMI The Digital World 2 Peter van Kranenburg Vandaag: Terugblik vorige week Werking CPU Soorten instructies Werking CPU Cache Pipelining Digitale representatie Tekst
Centrale begrippen hoofdstuk 3. Waarom multiprogramming? Vandaag. processen proces state: running, ready, blocked,... Vragen??
Vragen?? Vandaag Hoofdstuk 4: threads (tentamenstof : 4.1 t/m 4.2) Kleine Opgaven 4.1 (niet alleen ja of nee, ook waarom!) en 4.4 inleveren maandag Centrale begrippen hoofdstuk 3 processen proces state:
slides2.pdf April 12,
Werking van CPU CSN CS2 CPU, I/O en Memory management Piet van Oostrum 12 april 2002 De ALU kan alleen eenvoudige operaties uitvoeren (bijv. twee getallen optellen, vermenigvuldigen of testen of iets >
Geheugenbeheer. ICT Infrastructuren 2 december 2013
Geheugenbeheer ICT Infrastructuren 2 december 2013 Doelen van geheugenbeheer Reloca>e (flexibel gebruik van geheugen) Bescherming Gedeeld/gemeenschappelijk geheugen Logische indeling van procesonderdelen
De Arduino-microcontroller in de motorvoertuigentechniek (2)
De Arduino-microcontroller in de motorvoertuigentechniek (2) E. Gernaat (ISBN 978-90-79302-11-6) 1 Procescomputer 1.1 Microprocessoren algemeen De informatie-verwerking zoals is behandeld, is vrijwel geheel
Computerarchitectuur. H&P Appendix A: Instruction Set Principles
Computerarchitectuur H&P Appendix A: Instruction Set Principles Kristian Rietveld http://ca.liacs.nl/ Instruction Sets Een processor moet precies worden verteld wat deze moet doen. Dit staat opgeschreven
Microcontrollers Week 1 Introductie microcontroller Jesse op den Brouw INLMIC/2014-2015
Microcontrollers Week 1 Introductie microcontroller Jesse op den Brouw INLMIC/2014-2015 Computersysteem Een systeem dat rekenkundige operaties, data manipulaties en beslissingen kan uitvoeren, aan de hand
Computerarchitectuur. H&P App. C. Pipelining
Computerarchitectuur H&P App. C. Pipelining Kristian Rietveld http://ca.liacs.nl/ Motivatie Pipelining is een techniek die tegenwoordig in iedere CPU wordt gebruikt om de performance te verbeteren. Idee:
Computerarchitectuur. App. B. Review of Memory Hierarchy
Computerarchitectuur App. B. Review of Memory Hierarchy Kristian Rietveld http://ca.liacs.nl/ Caching De memory wall is een zeer groot probleem dat vraagt om oplossingen. De gebruikelijke oplossing is
ICT Infrastructuren: Processen en Threads. 18 november 2013 David N. Jansen
ICT Infrastructuren: Processen en Threads 18 november 2013 David N. Jansen Datum en Ajd van werkcollege na overleg met de aanwezigen: donderdag 8:45 10:30 Leerdoel voor vandaag. Stallings hoofdst 2 4 Hoofddoelen
Hardware. De computer bestaat uit :
1 Hardware De computer bestaat uit : 1. Kast met voeding 2. Moederbord met : a) Processor b) Geheugen c) Toetsenbord / muisaansluiting d) Beeldschermaansluiting e) Uitbreidingsslots PCI PCIe16 (beeldschermkaart)
Computerarchitectuur en Netwerken. Computerarchitectuur
Computerarchitectuur en Netwerken 1 Computerarchitectuur Lennart Herlaar 2 september 2015 Opbouw van het vak Eerst (6 keer) over de opbouw van computer en operating system Collegedictaat Systeemarchitectuur
Voorblad: T2 ALA1 Taakklasse 2 ALA 1: installeren ALA 1. Corné Tintel MB13B
Voorblad: T2 ALA1 Taakklasse 2 ALA 1: installeren ALA 1 Corné Tintel MB13B 1 Inhoud Voorblad: T2 ALA1... 1 Opdracht 1: Harde schijf inbouwen... 3 Opdracht 2A: Testrapport maken... 6 Opdracht 2B: Testprogrammatuur...
De AT90CAN microprocessor van ATMEL in de motorvoertuigentechniek (2)
De AT90CAN microprocessor van ATMEL in de motorvoertuigentechniek (2) Timloto o.s. / E. Gernaat / ISBN 978-90-79302-06-2 Op dit werk is de Creative Commens Licentie van toepassing. Uitgave: september 2012
Flex_Rooster WERKBOEK. INTRODUCTIE iseries. Dit werkboek is eigendom van ICS opleidingen en mag niet worden meegenomen.
Flex_Rooster WERKBOEK INTRODUCTIE iseries Dit werkboek is eigendom van ICS opleidingen en mag niet worden meegenomen. ICS Opleidingen Niets uit deze uitgave mag worden verveelvoudigd en/of openbaar gemaakt
Harde schijven hebben tegenwoordig zelfs een capaciteit van 4 tot 15 gigabyte. Een gigabyte is 1024 megabyte.
Werkstuk door een scholier 1704 woorden 1 december 2004 6,1 47 keer beoordeeld Vak Informatica Externe geheugens. Het extern geheugen van de computer is het geheugen waar bestanden kunnen worden geplaatst
Computertechniek vorige examens
Computertechniek vorige examens Examen 2009 Groep 1 1. Geef de 2 manieren waarop de adressen van de I/O-module in de adresruimte geïntegreerd kunnen zijn. (memory-mapped en isolated dus) 2. Wat is post-indexering?
Inleiding microcontrollers. Week 1 Introductie microcontroller Jesse op den Brouw (met dank aan Ben Kuiper) INLMIC/
Inleiding microcontrollers Week 1 Introductie microcontroller Jesse op den Brouw (met dank aan Ben Kuiper) INLMIC/2018-2019 Microcontroller Uit Wikipedia: A microcontroller (sometimes abbreviated µc or
Tentamen Computersystemen
Tentamen Computersystemen baicosy6 2e jaar bachelor AI, 2e semester 21 oktober 213, 9u-11u OMHP D.9 vraag 1 Van een Single Cycle Harvard machine hebben de componenten de volgende propagation delay time:
Les B-03 Technologie: de werking van de processor
Les B-03 Technologie: de werking van de processor 2008, David Lans 3.0. Doel De gebruiker van een computer voert begrijpelijke informatie in (opdrachten, procedures, programma s, gegevens, bestanden) en
COMPUTERVAARDIGHEDEN EN PROGRAMMEREN
COMPUTERVAARDIGHEDEN EN PROGRAMMEREN 3 e les Prof. Dr. Frank De Proft 12 oktober 2004 Tweede les : Inleiding Computerwetenschappen vs. computervaardigheden - Algoritmen 1 Derde les : Enkele basisbegrippen»
Informatica gaat net zo min over computers als astronomie gaat over telescopen. (Edsger W. Dijkstra)
1. inleiding Informatica gaat net zo min over computers als astronomie gaat over telescopen. (Edsger W. Dijkstra) Om informatica toe te passen en "tot leven te brengen" hebben we computer hardware (computers)
RAM en CPU. Mute (http://mutecode.com) 1 september
en CPU Mute (http://mutecodecom) 1 september 2015 De meeeste RAM is vluchtig Daarmee bedoelen we dat de data verloren gaat wanneer de spanning wegvalt Veel voorkomende types RAM zijn: Dynamic RAM (DRAM)
hardware F. Vonk versie
2015 hardware F. Vonk versie 3 24-11-2015 inhoudsopgave 1. inleiding... - 2-2. hardware... - 3-3. moederbord... - 4 - bussen... - 5 - cpu... - 5 - bridges... - 6 - voorbeelden... - 6 - RAM... - 9-4. CPU...
RAM geheugens. Jan Genoe KHLim. Situering RAM-geheugens. Geheugens. Halfgeleider Geheugens. Willekeurig toegankelijk geheugen
Jan Genoe KHLim Situering RAM-geheugens Geheugens Halfgeleider Geheugens Serieel toegankelijk geheugen Willekeurig toegankelijk geheugen Read Only Memory ROM Random Access Memory RAM Statische RAM SRAM
-Een stukje geschiedenis van de PC (personal computer)
-Een stukje geschiedenis van de PC (personal computer) De pc is bedacht in 1833 Door gebrek aan onderdelen kwam de eerst werkende PC 100 jaar later Gewicht: 35 ton (35.000 kilo!) en kamervullend. Zie de
Hoe werkt een rekenmachine?
Hoe werkt een rekenmachine? Uit welke hardware-componenten bestaat een rekenmachine? Welke instructies kan de machine uitvoeren? Practicum met de rekenmachine I Constante getallen Instructies van het type
Friesland College Leeuwarden
Voorwoord In dit verslag bekijk laat ik zien wat je nodig hebt en wat het kost om de PC te upgraden van Office XP naar Office 2007. Ik laat zien wat voor processor je nodig hebt en wat de systeemeisen
Microcontrollers Introductie INLMIC Jesse op den Brouw INLMIC/2014-2015
Microcontrollers Introductie INLMIC Jesse op den Brouw INLMIC/2014-2015 Microcontroller Uit Wikipedia A microcontroller (sometimes abbreviated µc or uc) is a small computer on a single integrated circuit
Hoe werkt een computer precies?
Hoe werkt een computer precies? Met steun van stichting Edict Ben Bruidegom & Wouter Koolen-Wijkstra AMSTEL Instituut Universiteit van Amsterdam Overview Introductie SIM-PL Simulatietool voor werking computer
1 Dataopslag 1.1 RAID
1 Dataopslag Gegevens in het werkgeheugen van een computersysteem zijn vluchtig. Daarmee bedoelen we dat deze gegevens verdwijnen als het systeem wordt uitgeschakeld of wanneer een programma in het geheugen
Halfgeleider geheugens:
HALFGELEIDER-GEHEUGENS Halfgeleider geheugens: elektronische schakelingen kunnen binaire informatie opnemen, bewaren en weergeven vaak als geheugenblok in complex digitaal systeem voorbeeld: (micro)computersysteem
Packard Bell Chop D10. Zubin Mathoera & Maarten van Mensvoort
Packard Bell Chop D10 Zubin Mathoera & Maarten van Mensvoort 15-11-2016 Inleiding In deze opdracht kregen wij een PC toegewezen waarnaar wij onderzoek moesten verrichten. In ons geval ging het om een tower
2 Algemene opbouw van een computersysteem
Procescomputer E. Gernaat 1 Microprocessoren algemeen Informatie-verwerking zoals behandeld is momenteel vrijwel geheel overgenomen door microprocessoren. Wanneer we voortborduren op het idee van combinatorische
Mediawijsheid wat zit er in mijn computer?
Mediawijsheid wat zit er in mijn computer? blz 1 Harde schijf HD CD/DVD/blueray lezer/schrijver Floppy disk FD Bus CPU Invoer en uitvoer apparaten Vast geheugen ROM Werkgeheugen RAM In de PC zitten de
Het gebruik van snel flashgeheugen is dus aan te raden. Er zijn ook flashgeheugens met een logo om aan te geven dat het geschikt is voor ReadyBoost.
ReadyBoost ReadyBoost is een techniek van het Windows Vista en Windows 7 besturingssysteem om de prestaties van het systeem te verbeteren. Hierbij maakt het gebruik van het flashgeheugen van bijvoorbeeld
SOCS: Oefeningen Hoofdstuk 2
SOCS: Oefeningen Hoofdstuk 2 Digitale Logica Opgave 1 Wat is een transistor? Een transistor bestaat uit een aantal gedopeerde halfgeleiders. Het doperen van de halfgeleiders is het wijzigen van de geleidende
Een desktopcomputer kan uit de volgende onderdelen zijn opgebouwd:
Soorten Personal Computers De drie meest voorkomende computers zijn: * Desktop * Laptop * Tablet Een desktopcomputer kan uit de volgende onderdelen zijn opgebouwd: Systeemkast Beeldscherm Toetsenbord Printer
18 Embedded systemen 1
18 Embedded systemen 1 r0 r1 r2 r3 r4 r5 r6 r7 r8 r9 r10 r11 r12 r13 r14 r15(pc) NZCV CPSR Figuur 18.1 ARM-programmeermodel Byte 0 Byte 1 Byte 2 Byte 3 Byte 3 Byte 2 Byte 1 Byte 0 Figuur 18.2 Endian conversie
Samenvatting Computer Architectuur 2006-2007
Sequentiële logica Wat is sequentiële logica We noemen dit ook wel final state machine. Het neemt een ingang en een huidige toestand en vertaalt die via een combinatorische functie in een uitgang en een
scc = b) CD AB
Computerarchitectuur en -organisatie (213030) Dinsdag 21 januari 2040, 13.30 17.00 uur 7 bladzijden met 8 opgaven 4 bladzijden met documentatie Let op: Vul het tentamenbriefje volledig in (d.w.z. naam,
1 computers (hardware)
1 computers (hardware) Een computer... Van groot naar klein... Universiteiten en heel grote bedrijven maken gebruik van zogenaamde mainframe computers (systemen zo groot als de aula), waarmee allerlei
Hoofdstuk 3: Processen: Beschrijving en Besturing. Wat is een proces? Waarom processen? Wat moet het OS ervoor doen? Is het OS zelf een proces?
Hoofdstuk 3: Processen: Beschrijving en Besturing Wat is een proces? Waarom processen? Wat moet het OS ervoor doen? Is het OS zelf een proces? 1 Wat is een proces? Een proces is een programma in uitvoering
Computerarchitectuur. H&P Ch 2. Memory Hierarchy Design
Computerarchitectuur H&P Ch 2. Memory Hierarchy Design Kristian Rietveld http://ca.liacs.nl/ Motivatie Hoe dichter bij de CPU, hoe sneller het geheugen. - Maar ook: kleiner en duurder. Programmeurs willen
Hardware vs. software. Computersystemen. Computersysteem. Computerconfiguratie. Computerconfiguratie. Computerconfiguratie
Computersystemen Hardware vs. software Hardware = computerapparatuur, fysisch aanwezig Computerkast, beeldscherm, toetsenbord, muis, webcam, printer, Module Initiatie Jurgen Peeters Software = programma
Hardware-software Co-design
Jan Genoe KHLim Versie: maandag 10 juli 2000 Pagina 1 Wat is HW/SW Co-design Traditioneel design: De verdeling tussen de HW en de SW gebeurt bij het begin en beiden worden onafhankelijk ontwikkeld Verweven
4 Geheugens 71 4 GEHEUGENS. Waarin je versteld zal staan over het grote aantal verschillende geheugens waarover een computer beschikt.
4 Geheugens 71 4 GEHEUGENS Waarin je versteld zal staan over het grote aantal verschillende geheugens waarover een computer beschikt. 72 www.sleutelboek.eu 4 Geheugens 73 4.1 ROM-geheugen Het ROM (read
De Arduino-microcontroller in de motorvoertuigentechniek (4)
De Arduino-microcontroller in de motorvoertuigentechniek () E. Gernaat (ISBN 978-90-7930--6) De Atmel ATmega38/P microcontroller. Uitvoering De ATmega38 is een microprocessor van de Amerikaanse firma ATMEL
Microcontrollers Week 2 Opbouw ATmega32 controller, instructies Jesse op den Brouw INLMIC/2014-2015
Microcontrollers Week 2 Opbouw ATmega32 controller, instructies Jesse op den Brouw INLMIC/2014-2015 Blokdiagram ATmega32 2 ATmega32 Features 131 instructies 32 KB Flash ROM programmageheugen 2 KB Intern
Appendix A Productspecificaties PRODUCTSPECIFICATIES
A P P E N D I X A PRODUCTSPECIFICATIES A-1 Processor Core Logic Geheugentype Standaard Geheugenuitbreiding Processor en Core Logic Mobile Intel Pentium M (Banias), 1.5GHz-1.6GHz, 1 MB L2 met foutcorrectie
COMMUNICATIE EN COMPUTER- VAARDIGHEDEN IN DE CHEMIE
COMMUNICATIE EN COMPUTER- VAARDIGHEDEN IN DE CHEMIE 3 e les Prof. Dr. Frank De Proft 15 oktober 2004 Derde les : Deel 2 : Computervaardigheden Inleiding : basisbegrippen 1 3. Mondelinge presentaties 3.1.
Verslag: Computer. Naam: Tyrone Ste Luce. Klas: M4B
Verslag: Computer Naam: Tyrone Ste Luce Klas: M4B Inhoud 1. Inleiding 2. Binaire taal 3. Besturingssysteem 4. Hardware 5. Cmos en Bios 6. De processor 7. Internet 1. Inleiding Wanneer is de computer uitgevonden?
Jen Kegels, Eveline De Wilde, Inge Platteaux, Tamara Van Marcke. Hardware. De computer in een oogopslag. 1 / 11 Cursusontwikkeling
Hardware De computer in een oogopslag 1 / 11 Cursusontwikkeling Opslag Er worden verschillende apparaten gebruikt om gegevens op te slaan. Dit zijn de meest voorkomende apparaten. Harde schijf; CD / DVD;
Opdracht 1 Integrated Circuit
Opdracht 1 Leg uit: IC. IC is de afkorting van Integrated Circuit, ook wel chip genoemd. Een IC bestaat uit duizenden of miljoenen uiterst kleine elektronische componenten zoals weerstanden, condensators
Microcontrollers Labo
Microcontrollers Labo 8051 based microcontroller ADuC832 from Analog Devices 06/2016 Roggemans M. (MGM) LES 0 Testen en verdelen van de hardware FTP site overlopen Installeren van software om thuis te
Laptop Folder. De prijzen die in deze folder staan vermeld zijn incl. Btw en startklaar geleverd en excl. arbeid en voorrijkosten op locatie.
Laptop Folder 2017 Dit is onze laptop folder, hierin vindt u verschillende merken maar altijd met minimaal 2 jaar garantie. Deze garantie is op "hardware" en wij geven deze garantie aan "huis". De prijzen
Didactische computer Siemens
Didactische computer Siemens 1. Opbouw Het demonstratiemodel is uitgevoerd als eenvoudige 4 bits processor. Het is uiteraard veel eenvoudiger van opbouw dan onze huidige krachtige processoren, wat niet
Geheugen en Adressering. Binding. Binding (2) Logische en Fysieke adresruimten. relocatie register. Dynamic loading
Geheugen en Adressering Binding Geheugen (main memory, primary storage) is noodzakelijk voor de uitvoering van programma's. te beschouwen als array van adresseerbare bytes (of woorden). verschillende processen
STAGEDAG SAM DIEPSTRATEN
STAGEDAG SAM DIEPSTRATEN 4-4- 2014 Stagedag Sam Diepstraten Christoffel Breda Sam gaat leren: Deel 1 (+) Hoe een computer er van binnen uitziet. (+) Hoe het systeem is opgebouwd en hoe alles in elkaar
De CPU in detail Hoe worden instruc4es uitgevoerd? Processoren 28 februari 2012
De CPU in detail Hoe worden instruc4es uitgevoerd? Processoren 28 februari 2012 Tanenbaum hoofdstuk 2 von Neumann - architectuur. Tanenbaum, Structured Computer Organiza4on, FiMh Edi4on, 2006 Pearson Educa4on,