EE1410: Digitale Systemen BSc. EE, 1e jaar, , 2e werkcollege

Save this PDF as:
 WORD  PNG  TXT  JPG

Maat: px
Weergave met pagina beginnen:

Download "EE1410: Digitale Systemen BSc. EE, 1e jaar, 2011-2012, 2e werkcollege"

Transcriptie

1 EE4: igitale Systemen BSc. EE, e jaar, 2-22, 2e werkcollege Arjan van Genderen, Stephan Wong, Computer Engineering 5 t/m elft University of Technology Challenge the future

2 Voor je begint. ownload het bestand werkcolllege2.zip van Blackboard -> EE4 - > Lectures -> Werkcollege 2, en pak het uit op een plaats waar je schrijfrechten hebt (bijv. H:). Er wordt nu een map werkcollege2 aangemaakt. 2. Start ModelSim met Programs->Engineering->Modelsim SE 6.2a -> ModelSim en maak een nieuw project (File -> New -> Project) in de map werkcollege2. 3. Voeg de VHL files seg7dec.vhd en seg7dec_tb.vhd alvast toe aan het project. 4. In de map werkcollege2 staat een copie van deze slides (zonder antwoorden). EE4 igitale Systemen 2

3 Werkcollege 2 Ontwerp combinatorische schakeling: 7 segments decoder VHL K-maps Synthese voor FPGA Ontwerp sequentieele schakeling: 3-bit counter/pulsgenerator FSMs VHL EE4 igitale Systemen 3

4 Excess-3 to 7 Segment ecoder C C 5 C 6 C C 4 C 2 C 3 7-Segment display C C C 2 C 3 C 4 C 5 C 6? A B C excess-3 codering A B C display EE4 igitale Systemen 4

5 5 EE4 igitale Systemen Analyse Excess-3 to 7 Segment ecoder oorgronden van het probleem - input: 4 bit excess-3 digit - output: control signalen voor het display - 4 inputs A, B, C, - 7 outputs C, C,..., C 6 Formuleren van het probleem mbv. een waarheidstabel A B C C C C 2 C 3 C 4 C 5 C 6? C C C 2 C 3 C 4 C 5 C 6 A B C Schrijven van VHL code zie volgende slide

6 Excess-3 to 7 Segment ecoder in VHL architecture behaviour of seg7dec is signal I : std_logic_vector( to 3); signal O : std_logic_vector( to 6); begin I <= (A, B, C, ); library IEEE; use IEEE.std_logic_64.ALL; entity seg7dec is port (A, B, C, : in std_logic; C, C, C2, C3, C4, C5, C6 : out std_logic ); end entity seg7dec; comb: process (I) begin case I is when "" => O <= ""; -- when "" => O <= ""; -- when "" => O <= ""; -- 2 when "" => O <= ""; -- 3 when "" => O <= ""; -- 4 when "" => O <= ""; -- 5 when "" => O <= ""; -- 6 when "" => O <= ""; -- 7 when "" => O <= ""; -- 8 when "" => O <= ""; -- 9 when others => O <= " "; end case; end process; (C, C, C2, C3, C4, C5, C6) <= O; end behaviour; EE4 igitale Systemen 6

7 Testbench 7 Segment ecoder in VHL library IEEE; use IEEE.std_logic_64.ALL; entity seg7dec_tb is end entity seg7dec_tb; architecture behaviour of seg7dec_tb is component seg7dec port (A, B, C, : in std_logic; C, C, C2, C3, C4, C5, C6 : out std_logic ); end component; signal A, B, C, : std_logic; signal C, C, C2, C3, C4, C5, C6 : std_logic; begin lbl: seg7dec port map (A, B, C,, C, C, C2, C3, C4, C5, C6); A <= '' AFTER NS, '' AFTER 4 NS; B <= '' AFTER NS, '' AFTER 2 NS, '' AFTER 4 NS, '' AFTER 6 NS; C <= '' AFTER NS, '' AFTER NS, '' AFTER 2 NS, '' AFTER 3 NS, '' AFTER 4 NS, '' AFTER 5 NS, '' AFTER 6 NS, '' AFTER 7 NS; <= '' AFTER NS, '' AFTER 5 NS, '' AFTER NS, '' AFTER 5 NS, '' AFTER 2 NS, '' AFTER 25 ns, '' AFTER 3 NS, '' AFTER 35 NS, '' AFTER 4 NS, '' AFTER 45 NS, '' AFTER 5 NS, '' AFTER 55 NS, '' AFTER 6 NS, '' AFTER 65 ns, '' AFTER 7 NS, '' AFTER 75 NS; end behaviour; EE4 igitale Systemen Simuleer seg7dec.vhd met seg7dec_tb.vhd Klik op lbl en gebruik Add -> Add to Wave en Add -> Add to List. Probeer bij List -> List Preferences... : Expand eltas of Collapse eltas 7?

8 EE4 igitale Systemen 8

9 EE4 igitale Systemen 9

10 Implementatie Excess-3 to 7 Segment ecoder Kies de implementatie-hardware Bijv. losse poorten NORs NANs FPGA Volg de implementatie-procedure K-maps ilinx ISE / Synplify EE4 igitale Systemen

11 K-maps: Sum of Products AB A C AB A C AB A C C C C B B B K-map for C K-map for C K-map for C 2 AB A C C B K-map for C 3 C = A + B + C + C C = B + C C 2 = B + C + C 3 = B C + B + C + BC EE4 igitale Systemen?

12 K-maps: Sum of Products: NANs AB A C AB A C AB A C C C C B B B K-map for C 4 K-map for C 5 K-map for C 6 C = A + B + C + C C = B + C C 2 = B + C + C 3 = B C + B + C + BC C 4 = B + C C 5 = AC + C C 6 = AC + A + BC + C 4 unieke product-termen: 9 omvatten meer dan variabele 3 geinverteerde ingangen nodig Benodigde losse poorten: 3 INV, 9 AN, 7 OR Wanneer alleen INV en NAN: 4 INV, 6 NAN? EE4 igitale Systemen 2

13 K-maps: Product of Sums AB A C AB A C AB A C C C C B B B K-map for C K-map for C K-map for C 2 AB A C C B K-map for C 3 C = (A + C + )(B + C + ) C = B + C C 2 = B + C + C 3 = (B + C + ) (B + C + ) (B + C + ) EE4 igitale Systemen 3?

14 K-maps: Sum of Products: NORs AB A C AB A C AB A C C C C B B B K-map for C 4 K-map for C 5 K-map for C 6 C = (A + C + )(B + C + ) C = B + C C 2 = B + C + C 3 = (B + C + ) (B + C + ) (B + C + ) C 4 = (B + C ) C 5 = (A + C) (C + ) C 6 = (A + C + ) (A + B) (B + C + ) unieke som-termen: omvatten meer dan variabele 3 geinverteerde ingangen nodig Benodigde losse poorten: 3 INV, OR, 5 AN Wanneer alleen INV en NOR: 3 INV, 5 NOR? EE4 igitale Systemen 4

15 Implementatie met FPGA. Start het programma Synplify Pro: Start -> Programs -> Practica -> Synplicity -> Synplify Pro 2. Maak een nieuw project met File -> New: Selecteer Project File (Project) en zet File Location naar de map waar de file seg7dec.vhd staat. 3. Gebruik Add File om seg7dec.vhd toe te voegen. 4. Klik Implementation Options en selecteer in tab evice: Technology: ilinx Spartan 3, Part C3S2, Package: FT256, Speed -4, vink aan: Option: isable I/O insertion 5. Klik Run 6. Bekijk schema met HL-Analyst -> Technology -> Flattened View EE4 igitale Systemen 5

16 EE4 igitale Systemen 6

17 3-bit Binary Counter Toestandstabel Huidige State Volgende State Q 2 Q Q Q 2 Q Q NQ 2 NQ NQ clk FF 2 FF FF NQ 2 NQ NQ Combinatorische logica Bij counters kunnen de state bits ook gelijk als uitgangen gebruikt worden e volgende state hangt niet af van de ingangen (of in geringe mate via een reset, enable en/of load signaal) EE4 igitale Systemen 7

18 Counter als FSM beschreven in VHL library IEEE; use IEEE.std_logic_64.ALL; entity counter is port (clk, reset : in std_logic; P : out std_logic_vector(2 downto ) ); end entity counter; architecture fsm of counter is signal Q, NQ : std_logic_vector(2 downto ); begin reg: process (clk) -- state register begin if (clk'event and clk = '') then if (reset = ' ) then Q <= ""; else Q <= NQ ; end if; end if; end process; reset clk FF 2 Q 2 Q Q FF FF NQ 2 NQ NQ Combinatorische logica comb: process (Q) begin case Q is when "" => -- S NQ <= ""; when "" => -- S NQ <= ""; when "" => -- S2 NQ <= ""; when "" => -- S3 NQ <= ""; when "" => -- S4 NQ <= ""; when "" => -- S5 NQ <= ""; when "" => -- S6 NQ <= ""; when "" => -- S7 NQ <= ""; when others => -- to catch "UUU" etc. NQ <= ""; end case; end process; P <= Q; end fsm; EE4 igitale Systemen 8?

19 Testbench Counter library IEEE; use IEEE.std_logic_64.ALL; entity counter_tb is end counter_tb; architecture behaviour of counter_tb is component counter port (clk, reset : in std_logic; P : out std_logic_vector(2 downto ) ); end component; signal clk, reset : std_logic; signal P : std_logic_vector(2 downto ); begin lbl: counter port map (clk, reset, P); Simuleer counter-fsm.vhd met counter_tb.vhd Gebruik Add -> Add All Signals to Wave Klik met rechts op een bus signaal (P, Q, NQ) en probeer Radix -> Unsigned clk <= '' after ns, '' after ns when clk /= '' else '' after ns; reset <= '' after ns, '' after 2 ns; end behaviour; EE4 igitale Systemen 9?

20 EE4 igitale Systemen 2

21 Implementatie als FSM mbv. Flip-Flops Toestandstabel Huidige State Volgende State NQ Q 2 Q Q 2 Q Q 2 Q Q NQ 2 NQ NQ Q NQ (= ) = Q Q + Q Q reset clk FF 2 Q 2 Q Q FF FF NQ 2 Q 2 Q Q 2 Q NQ Q 2 Q Q 2 Q NQ 2 NQ NQ Combinatorische logica Q NQ 2 (= 2 ) = Q Q 2 + Q Q 2 + Q Q Q 2 = (Q +Q )Q 2 + (Q Q )Q 2 = (Q Q ) Q 2 + (Q Q )Q 2 EE4 igitale Systemen Q NQ (= ) = Q 2?

22 Implementatie als FSM mbv. Flip-Flops Count clk Q Q 2 clk Q Q clk Q Q NQ 2 Q NQ Q 2 Q Q NQ Q Q Q Q 2 Q Q Q Q EE4 igitale Systemen 22

23 Counter arithmetisch beschreven in VHL library IEEE; use IEEE.std_logic_64.all; use IEEE.numeric_std.all; entity counter is port (clk, reset : in std_logic; P : out std_logic_vector(2 downto ) ); end entity counter; architecture arithmetic of counter is signal Q, NQ : unsigned (2 downto ); begin reg: process (clk) -- state register begin if (clk'event and clk = '') then if (reset = '') then Q <= ""; else Q <= NQ; end if; end if; end process; comb: process (Q) -- compute NQ value begin NQ <= Q + ; end process; P <= std_logic_vector(q); end arithmetic; reset clk FF 2 Q 2 Q Q FF FF NQ 2 NQ NQ Combinatorische logica EE4 igitale Systemen 23

24 Implementatie met FPGA. Gebruik Change File om seg7dec.vhd te vervangen door counterarithmetic.vhd. 2. Klik Run 3. Bekijk schema met HL-Analyst -> Technology -> Flattened View EE4 igitale Systemen 24

25 EE4 igitale Systemen 25

26 Ontwerp pulsgenerator Stel men heeft een digitaal signaal dat elke ns van waarde wisselt. Ontwerp een circuit dat dit signaal als input heeft en iedere.2 µs een 2 ns puls genereert. µs 2 µs Y.2 µs 2 ns Hint: is periodiek met 2 ns periode dus met een frequentie f x = /2 = 5 MHz Y is periodiek met 2 ns periode dus met een frequentie f y = /2 = f x /6 us bedenk een manier om de frequentie van door 6 te delen! EE4 igitale Systemen 26

27 Ontwerp pulsgenerator: 6-deler Aanpak: tel de pulsen van en produceer een Y puls na 6 pulsen van. Hint: modificeer de 3-bit counter Oplossing: - gebruik als clock signaal - elimineer de laatste twee states van de counter, dwz. next_state() = - het Y output signaal moet zijn alleen in de state Toestandstabel Huidige State Q 2 Q Q Volgende State NQ 2 NQ NQ Y EE4 igitale Systemen 27

28 6-deler VHL Beschrijving en Testbench library IEEE; use IEEE.std_logic_64.ALL; entity divider6_tb is end divider6_tb; Copieer counter-fsm.vhd naar divider6.vhd en maak een entity divider6 met een extra uitgangsignaal Y en een bijbehorende achitecture. Simuleer met divider6_tb.vhd architecture behaviour of divider6_tb is component divider6 port (clk, reset : in std_logic; P : out std_logic_vector (2 downto ); Y : out std_logic ); end component; signal, reset, Y : std_logic; signal P : std_logic_vector(2 downto ); begin lbl: divider6 port map (, reset, P, Y); <= '' after ns, '' after ns when /= '' else '' after ns; reset <= '' after ns, '' after 2 ns; end behaviour; EE4 igitale Systemen 28?

29 6-deler VHL Beschrijving library IEEE; use IEEE.std_logic_64.ALL; entity divider6 is port (clk, reset : in std_logic; P : out std_logic_vector(2 downto ); Y : out std_logic); end divider6; architecture behaviour of divider6 is signal Q, NQ : std_logic_vector(2 downto ); begin reg: process (clk) -- state register begin if (clk'event and clk = '') then if (reset = ' ) then Q <= ""; else Q <= NQ ; end if; end if; end process; comb: process (Q) begin case Q is when "" => -- S NQ <= ""; Y <= ''; when "" => -- S NQ <= ""; Y <= ''; when "" => -- S2 NQ <= ""; Y <= ''; when "" => -- S3 NQ <= ""; Y <= ''; when "" => -- S4 NQ <= ""; Y <= ''; when "" => -- S5 NQ <= ""; Y <= ''; when others => NQ <= ""; Y <= ''; end case; end process; P <= Q; end behaviour; EE4 igitale Systemen 29?

30 6-deler Implementatie mbv. Flip-Flops Huidige State Q 2 Q Q Volgende State NQ 2 NQ NQ Y Q Q 2 Q 2 Q Q = Q Q + Q Q Q 2 Q 2 Q Q Q = Q Q 2 Q 2 Q 2 Q Q Q 2 Q 2 Q Q Q 2 = Q Q 2 + Q Q Q Y = Q Q 2 EE4 igitale Systemen 3

31 6-deler Implementatie mbv. Flip-Flops µs 2 µs Y.2 µs Q Q Q Q Q Q 2 Q 2 Q Q 2 Q Q Q Q Q Q Q CLK Q Q 2 CLK Q Q CLK Q Q Q Q 2 Y EE4 igitale Systemen 3

Toets Digitale Systemen 01/06/2006, 8.45 10.30 uur

Toets Digitale Systemen 01/06/2006, 8.45 10.30 uur Toets igitale Systemen 0/06/2006, 8.45 0.30 uur e toets is open boek en bestaat uit 0 multiple-choice (MC) vragen en 3 open vragen. e MC-vragen dienen beantwoord te worden op het uitgereikte MC-formulier.

Nadere informatie

b) Geef het schema van een minimale realisatie met uitsluitend NANDs en inverters voor uitgang D.

b) Geef het schema van een minimale realisatie met uitsluitend NANDs en inverters voor uitgang D. Basisbegrippen Digitale Techniek (213001) 9 november 3000, 13.30 17.00 uur 8 bladzijden met 10 opgaven Aanwijzingen bij het maken van het tentamen: 1. Beantwoord de vragen uitsluitend op de aangegeven

Nadere informatie

Digitale Systeem Engineering 1. Week 4 Toepassing: Pulse Width Modulation Jesse op den Brouw DIGSE1/2013-2014

Digitale Systeem Engineering 1. Week 4 Toepassing: Pulse Width Modulation Jesse op den Brouw DIGSE1/2013-2014 Digitale Systeem Engineering 1 Week 4 Toepassing: Pulse Width Modulation Jesse op den Brouw DIGSE1/2013-2014 PWM basics Het regelen van het toerental van een elektromotor kan eenvoudig worden gedaan door

Nadere informatie

Studentnummer:... Opleiding:...

Studentnummer:... Opleiding:... Computerorganisatie INF/TEL (233) februari 2, 9. 2.3 uur 8 bladzijden met 9 opgaven 3 bladzijden met documentatie Let op: Vul het tentamenbriefje volledig in (d.w.z. naam, studentnummer, naam vak, vakcode,

Nadere informatie

Eindtentamen Digitale Systemen 07/07/2006, uur

Eindtentamen Digitale Systemen 07/07/2006, uur Eindtentamen Digitale Systemen 07/07/2006, 9.00 2.00 uur Het tentamen is open boek en bestaat uit 8 multiple choice (MC) vragen en 2 open vragen. De MC-vragen dienen beantwoord te worden op het uitgereikte

Nadere informatie

Antwoorden zijn afgedrukt!!!!!!!

Antwoorden zijn afgedrukt!!!!!!! Computerorganisatie INF/TEL (233) februari 2, 9. 2.3 uur 8 bladzijden met 9 opgaven 3 bladzijden met documentatie Let op: Vul het tentamenbriefje volledig in (d.w.z. naam, studentnummer, naam vak, vakcode,

Nadere informatie

Tentamen Digitale Systemen (EE1410) 6 juli 2012, uur

Tentamen Digitale Systemen (EE1410) 6 juli 2012, uur Tentamen igitale Systemen (EE4) 6 juli 22, 9. 2. uur it tentamen is een open boek tentamen en bestaat uit 8 multiple choice (M) vragen (63%) en 5 open vragen (37%). e M-vragen dienen beantwoord te worden

Nadere informatie

Lab6: Implementatie video timing generator

Lab6: Implementatie video timing generator Het Micro-elektronica Trainings- Centrum Het MTC is een initiatief binnen de INVOMEC divisie. Industrialisatie & Vorming in Micro-elektronica Inleiding In de vorige modules werd een systeem opgebouwd en

Nadere informatie

Digitale Systemen (EE1 410)

Digitale Systemen (EE1 410) Digitale Systemen (EE1 410) Arjan van Genderen Stephan Wong Faculteit EWI Technische Universiteit Delft Cursus 2011 26-4-2011 ET1 410 (Stephan Wong) Pagina 1 Samenvatting 1 ste college Wat is VHDL? Waarvoor

Nadere informatie

EE1410: Digitale Systemen BSc. EE, 1e jaar, , 8e hoorcollege

EE1410: Digitale Systemen BSc. EE, 1e jaar, , 8e hoorcollege EE4: Digitale Systemen BSc. EE, e jaar, 22-23, 8e hoorcollege rjan van Genderen, Stephan Wong, Computer Engineering 3-5-23 Delft University of Technology Challenge the future Hoorcollege 8 Combinatorische

Nadere informatie

Digitale Systeem Engineering 1. Week 1 VHDL basics, datatypes, signal assignment Jesse op den Brouw DIGSE1/2014-2015

Digitale Systeem Engineering 1. Week 1 VHDL basics, datatypes, signal assignment Jesse op den Brouw DIGSE1/2014-2015 Digitale Systeem Engineering 1 Week 1 VHDL basics, datatypes, signal assignment Jesse op den Brouw DIGSE1/2014-2015 Wat is VHDL VHDL = VHSIC Hardware Description Language VHSIC = Very High Speed Integrated

Nadere informatie

VHDL overzicht. Digitale Systemen (ET1 410) VHDL? VHDL? Sequentieel vs. Concurrent 2/15/2011

VHDL overzicht. Digitale Systemen (ET1 410) VHDL? VHDL? Sequentieel vs. Concurrent 2/15/2011 VHDL overzicht Digitale Systemen (ET1 410) Arjan van Genderen Stephan Wong Faculteit EWI Technische Universiteit Delft Cursus 2010 2011 Wat is VHDL? Waarvoor gebruiken we het? Deze college Sequentieel

Nadere informatie

Eindtentamen Digitale Systemen (ET1405) 18 juni 2008, uur

Eindtentamen Digitale Systemen (ET1405) 18 juni 2008, uur Eindtentamen Digitale Systemen (ET405) 8 juni 2008, 9.00 2.00 uur De tentamen is open boek en bestaat uit 8 multiple choice (MC) vragen en 4 open vragen. De MC-vragen dienen beantwoord te worden op het

Nadere informatie

OPDRACHTEN PRACTICUM DIGSE1. J.E.J op den Brouw De Haagse Hogeschool Opleiding Elektrotechniek 19 maart 2016 J.E.J.opdenBrouw@hhs.

OPDRACHTEN PRACTICUM DIGSE1. J.E.J op den Brouw De Haagse Hogeschool Opleiding Elektrotechniek 19 maart 2016 J.E.J.opdenBrouw@hhs. OPDRACHTEN PRACTICUM DIGSE1 J.E.J op den Brouw De Haagse Hogeschool Opleiding Elektrotechniek 19 maart 2016 J.E.J.opdenBrouw@hhs.nl Inleiding Het practicum is zodanig van opzet en moeilijkheidsgraad dat

Nadere informatie

Antwoorden vragen en opgaven Basismodule

Antwoorden vragen en opgaven Basismodule Antwoorden vragen en opgaven Basismodule Antwoorden van vragen en opgaven van hoofdstuk 1 1. Is elke combinatorische schakeling een digitale schakeling? Zo nee, waarom niet? Antwoord: Elke combinatorische

Nadere informatie

EE1410: Digitale Systemen BSc. EE, 1e jaar, , 4e college

EE1410: Digitale Systemen BSc. EE, 1e jaar, , 4e college EE4: igitale Systemen BSc. EE, e jaar, 22-23, 4e college Arjan van Genderen, Stephan Wong, Computer Engineering 2-2-23 elft University of Technology Challenge the future Mededelingen Volgende week tijdens

Nadere informatie

Ontwerp van digitale systemen. in VHDL

Ontwerp van digitale systemen. in VHDL Ontwerp van digitale systemen in VHDL Luc Friant Inhoud - 1 - Inhoud - 2 - Inhoud Voorwoord 1. Hoofdstuk 1 Algemene structuur in VHDL 2. Hoofdstuk 2 De beschrijving van sequentiële logica in VHDL 3. Hoofdstuk

Nadere informatie

clk_32768 mins_up secs_up countdown clear time_zero

clk_32768 mins_up secs_up countdown clear time_zero Opdracht week 3 en 4 kookwekker Inleiding Het koken van een eitje lukt de meeste mensen nog. Toch zijn er wel mensen die dat niet zonder een kookwekker kunnen, met als gevolg een hard gekookt ei (of juiste

Nadere informatie

EE1410: Digitale Systemen BSc. EE, 1e jaar, , 6e hoorcollege

EE1410: Digitale Systemen BSc. EE, 1e jaar, , 6e hoorcollege EE4: Digitale Systemen BSc. EE, e jaar, 22-23, 6e hoorcollege Arjan van Genderen, Stephan Wg, Computer Engineering 22-4-23 Delft University of Technology Challenge the future Rooster 4e kwartaal (der voorbehoud)

Nadere informatie

Hoe werkt een computer precies?

Hoe werkt een computer precies? Hoe werkt een computer precies? Met steun van stichting Edict Ben Bruidegom & Wouter Koolen-Wijkstra AMSTEL Instituut Universiteit van Amsterdam Overview Introductie SIM-PL Simulatietool voor werking computer

Nadere informatie

Digitaal Ontwerp Mogelijke Examenvragen

Digitaal Ontwerp Mogelijke Examenvragen Digitaal Ontwerp: Mogelijke Examenvragen.X) G-complement-methode Negatief getal voorgesteld door g-complement van positieve getal met dezelfde modulus. Uit eigenschap: Som van een negatief getal en positief

Nadere informatie

Inhoudsopgave Gevorderden vorderen het gevorderde

Inhoudsopgave Gevorderden vorderen het gevorderde Inhoudsopgave 1 Gevorderden vorderen het gevorderde 5 1.1 Zo, nu eerst......................................... 5 1.2 Bronnen......................................... 5 1.2.1 Veel haren....................................

Nadere informatie

Opgaven. en uitwerkingen bij het boek Digitale Techniek. Jesse op den Brouw

Opgaven. en uitwerkingen bij het boek Digitale Techniek. Jesse op den Brouw Opgaven en uitwerkingen bij het boek Digitale Techniek Jesse op den Brouw 2017 Jesse op den Brouw, Den Haag Versie: 0.99pl8 Datum: 6 mei 2017 Opgaven van Jesse op den Brouw is in licentie gegeven volgens

Nadere informatie

Inleiding Digitale Techniek

Inleiding Digitale Techniek Inleiding Digitale Techniek Week 4 Binaire optellers, tellen, vermenigvuldigen, delen Jesse op den Brouw INLDIG/25-26 Optellen Optellen is één van meest gebruikte rekenkundige operatie in digitale systemen.

Nadere informatie

Inleiding Digitale Techniek

Inleiding Digitale Techniek Inleiding Digitale Techniek Week 6 Timing, SR-latch, gated latches, flipflops, register Jesse op den Brouw INLDIG/2016-2017 Geheugen Tot nu toe zijn alleen combinatorische schakelingen behandeld. Bij deze

Nadere informatie

Sequentiële schakelingen

Sequentiële schakelingen Gebaseerd op geheugen elementen Worden opgedeeld in synchrone systemen» scheiding tussen wat er wordt opgeslagen (data) wanneer het wordt opgeslagen (klok) asynchrone systemen» Puls om geheugen op te zetten

Nadere informatie

Sequentiële Logica. Processoren 24 november 2014

Sequentiële Logica. Processoren 24 november 2014 Sequentiële Logica Processoren 24 november 2014 Inhoud Eindige automaten Schakelingen met geheugen Realisatie van eindige automaten Registers, schuifregisters, tellers, etc. Geheugen Herinnering van week

Nadere informatie

Aansturing van een stappenmotor

Aansturing van een stappenmotor Cursus VHDL deel 2: Aansturing van een stappenmotor Jan Genoe In dit uitgewerkt voorbeeld schetsen we de werkwijze die moet gevolgd worden om uitgaande van een probleemstelling tot een concrete en werkende

Nadere informatie

Tutorial. Quartus II. State machine editor. State machine wizard

Tutorial. Quartus II. State machine editor. State machine wizard Tutorial Quartus II State machine editor & State machine wizard 29 april 2014 Pieter van der Star Tutorial state machine file in Quartus 13.0 29 april 2014 Inhoudsopgave State machine editor ------------------------------------------------------------------------------------------------------2

Nadere informatie

Ontwerpmethoden. Doelstelling

Ontwerpmethoden. Doelstelling 6 Ontwerpmethoden Doelstelling Onderwerpen In dit hoofdstuk maak je kennis met een aantal ontwerpmethodieken en leer je werken met behulp van de methode met een gescheiden dataverwerking en besturing.

Nadere informatie

Ontwerp je eigen chip (5) poortjes programmatisch verknoopt

Ontwerp je eigen chip (5) poortjes programmatisch verknoopt Ontwerp je eigen chip (5) 250 000 poortjes programmatisch verknoopt Clemens Valens (Elektor.Labs) Hoewel het heel goed mogelijk is om een FPGA-applicatie te ontwerpen als een schakeling van logische symbolen,

Nadere informatie

INSTALLATIE HANDLEIDING

INSTALLATIE HANDLEIDING INSTALLATIE HANDLEIDING SKELLET Kompellaan 11, 3600 Genk, België Inhoudsopgave 1 Software downloaden... 2 2 Software installeren... 3 3 SketchUp instellen voor Skellet... 5 3.1 Template instellen... 5

Nadere informatie

Dynamische Circuitspecialisatie

Dynamische Circuitspecialisatie Dynamische Circuitspecialisatie Karel Bruneel promotor: prof. Dirk Stroobandt Field Programmable Gate Array 11111111111 1111111111111 1111111111 11111111111 Digitale GSM- 111111111 1111111111 11111 chip

Nadere informatie

XILINX ISE getstarted

XILINX ISE getstarted XILINX ISE getstarted Een stap voor stap oefenhandleiding om een VHDL-ontwerp te simuleren en synthetiseren in XILINX ISE 10.1 Alle screenshots zijn uit het vrij beschikbare XILINX ISE softwarepakket.

Nadere informatie

EE1410: Digitale Systemen BSc. EE, 1e jaar, 2012-2013, 1e college

EE1410: Digitale Systemen BSc. EE, 1e jaar, 2012-2013, 1e college EE4: Digitale Systemen BSc. EE, e jaar, 22-23, e college Arjan van Genderen, Stephan Wong, Computer Engineering -2-23 Delft University of Technology Challenge the future Context: Computersystemen (CS)

Nadere informatie

Tutorial. Quartus II. State machine editor. State machine wizard

Tutorial. Quartus II. State machine editor. State machine wizard Tutorial Quartus II State machine editor & State machine wizard 29 april 2014 Pieter van der Star Inhoudsopgave State machine editor ------------------------------------------------------------------------------------------------------2

Nadere informatie

Labo Digitale Systemen

Labo Digitale Systemen 6 labozittingen: 1u30 Permanente evaluatie, laatste labozitting evaluatie (+ files afgeven) Cursus: http://telescript.denayer.wenk.be/~kvb/labo_digitale_systemen Wat? Implementatie van een parametrische

Nadere informatie

Digitale technieken Deeltoets II

Digitale technieken Deeltoets II Digitale technieken Deeltoets II André Deutz 11 januari, 2008 De opgaven kunnen uiteraard in een willekeurige volgorde gemaakt worden geef heel duidelijk aan op welke opgave een antwoord gegegeven wordt.

Nadere informatie

Logische functies. Negatie

Logische functies. Negatie Pa ELO/ICT Logische functies inaire elementen slechts twee mogelijkheden voorbeeld : het regent slechts twee toestanden : waar of niet waar Voorstellen met LETTERSYMOOL = het regent overeenkomst :» als

Nadere informatie

Slimme schakelingen (2)

Slimme schakelingen (2) Slimme schakelingen (2) Technische informatica in de zorg Thijs Harleman Modulecode: TMGZ-AMAL23 23 februari 2015 1 Overzicht college Doel van dit college: Verdiepen van kennis en inzicht van het ontwerpen

Nadere informatie

Standard Parts Installatie Solid Edge ST3

Standard Parts Installatie Solid Edge ST3 Hamersveldseweg 65-1b 3833 GL LEUSDEN 033-457 33 22 033-457 33 25 info@caap.nl www.caap.nl Bank (Rabo): 10.54.52.173 KvK Utrecht: 32075127 BTW: 8081.46.543.B.01 Standard Parts Installatie Solid Edge ST3

Nadere informatie

Faculteit Elektrotechniek - Leerstoel ES Tentamen Schakeltechniek. Vakcode 5A050, 19 januari 2005, 14:00u-17:00u

Faculteit Elektrotechniek - Leerstoel ES Tentamen Schakeltechniek. Vakcode 5A050, 19 januari 2005, 14:00u-17:00u Faculteit Elektrotechniek - Leerstoel ES Tentamen Schakeltechniek Vakcode 5A050, 19 januari 2005, 14:00u-17:00u achternaam : voorletters : identiteitsnummer : opleiding : Tijdens dit tentamen is het gebruik

Nadere informatie

Digitale Systeem Engineering 1

Digitale Systeem Engineering 1 Digitale Systeem Engineering 1 Week 6 metastabiliteit, synchronisatie Jesse op den Brouw DIGSE1/2016-2017 Synchronisatie Een complex digitaal systeem bestaat uit combinatorische en sequentiele logica (poorten

Nadere informatie

Oefeningen Digitale Elektronica (I), deel 4

Oefeningen Digitale Elektronica (I), deel 4 Oefeningen Digitale Elektronica (I), deel 4 Oefeningen op min en maxtermen, decoders, demultiplexers en multiplexers (hoofdstuk 3, 3.6 3.7) Wat moet ik kunnen na deze oefeningen? Ik kan de minterm en maxtermrealisatie

Nadere informatie

DDS chips. DDS = Direct Digital (frequency) Synthesis. Output = sinusvormig signaal. Maximum frequentie = ½ klokfrequentie

DDS chips. DDS = Direct Digital (frequency) Synthesis. Output = sinusvormig signaal. Maximum frequentie = ½ klokfrequentie www.arduino.cc Arduino en DDS DDS chips DDS = Direct Digital (frequency) Synthesis Output = sinusvormig signaal Maximum frequentie = ½ klokfrequentie Frequentie bepaald door tuning word Grootste fabrikant:

Nadere informatie

Inhoud Inhoud. Over dit boek 7. 1 Eclipse IDE (Integrated Development Environment) 9. 2 Functionele specificatie 13

Inhoud Inhoud. Over dit boek 7. 1 Eclipse IDE (Integrated Development Environment) 9. 2 Functionele specificatie 13 5 Inhoud Inhoud Over dit boek 7 1 Eclipse IDE (Integrated Development Environment) 9 2 Functionele specificatie 13 3 Implementatie grafische gebruikersinterface 31 4 De klassen en methoden 57 5 Technische

Nadere informatie

VANTEK Discovery set. N. B. De OPITEC bouwpakketten zijn gericht op het onderwijs. N991240#1

VANTEK Discovery set. N. B. De OPITEC bouwpakketten zijn gericht op het onderwijs. N991240#1 9 9 1. 2 4 0 VANTEK Discovery set N. B. De OPITEC bouwpakketten zijn gericht op het onderwijs. 1 Inhoudsopgave Binair rekenen Pulse en Countermodule blz. 3 Informatieverwerking Input en outputmodules blz.

Nadere informatie

Combinatorisch tegenover sequentieel

Combinatorisch tegenover sequentieel PBa ELO/ICT Combinatorisch tegenover sequentieel soorten digitale schakelingen : combinatorisch of sequentieel combinatorische schakelingen combinatie van (al dan niet verschillende) (basis)poorten toestand

Nadere informatie

Accelerometer project 2010 Microcontroller printje op basis van de NXP-LPC2368

Accelerometer project 2010 Microcontroller printje op basis van de NXP-LPC2368 Accelerometer project 2010 Microcontroller printje op basis van de NXP-LPC2368 Handleiding bij het gebruik van een microcontroller in het Accelerometerproject (Project II) Er zijn speciaal voor het Accelerometerproject

Nadere informatie

Faculteit Elektrotechniek - Leerstoel ES Tentamen Schakeltechniek. Vakcode 5A050, 17 november 2004, 9:00u-12:00u

Faculteit Elektrotechniek - Leerstoel ES Tentamen Schakeltechniek. Vakcode 5A050, 17 november 2004, 9:00u-12:00u achternaam : voorletters : identiteitsnummer : opleiding : Tijdens dit tentamen is het gebruik van rekenmachine of computer niet toegestaan. Vul je antwoorden in op dit formulier. Je dient dit formulier

Nadere informatie

Fysische Informatica met FLEC

Fysische Informatica met FLEC Fysische Informatica met FLEC Inleiding De werking van de schakelingen die je gemaakt hebt bij het onderwerp fysische informatica kunnen op 2 manieren gecontroleerd worden. De eerste manier is met behulp

Nadere informatie

ES1 Project 1: Microcontrollers

ES1 Project 1: Microcontrollers ES1 Project 1: Microcontrollers Les 5: Timers/counters & Interrupts Timers/counters Hardware timers/counters worden in microcontrollers gebruikt om onafhankelijk van de CPU te tellen. Hierdoor kunnen andere

Nadere informatie

Inleiding Digitale Techniek

Inleiding Digitale Techniek Inleiding Digitale Techniek Week 2 Binaire getallen, BCD, Gray, ASCII, 7-segment Jesse op den Brouw INLDIG/205-206 Decimaal talstelsel Ons talstelsel is een zogenaamd positioneel talstelsel. Een getal

Nadere informatie

Hoofdstuk 4. Digitale techniek

Hoofdstuk 4. Digitale techniek Hoofdstuk 4 Digitale techniek 1 A C & =1 F Figuur 4.1: Combinatorische schakeling. A C & & F A = & F C Figuur 4.2: Drie-input AND. A C _ >1 & F Figuur 4.3: Don t care voorbeeld A? F Figuur 4.4: Onbekende

Nadere informatie

Inhoudsopgave. Optimalisatie van de mmips. Forwarding optie 1. Design flow. implementation

Inhoudsopgave. Optimalisatie van de mmips. Forwarding optie 1. Design flow. implementation 2 Inhoudsopgave Optimalisatie van de mmips pc Sander Stuijk Veel gestelde vragen Hoe moet ik forwarding implementeren? Hoe moet ik clipping implementeren? Waarom is mijn simulatie zo traag? Hoe kan ik

Nadere informatie

Microcontrollers Week 1 Introductie microcontroller Jesse op den Brouw INLMIC/2014-2015

Microcontrollers Week 1 Introductie microcontroller Jesse op den Brouw INLMIC/2014-2015 Microcontrollers Week 1 Introductie microcontroller Jesse op den Brouw INLMIC/2014-2015 Computersysteem Een systeem dat rekenkundige operaties, data manipulaties en beslissingen kan uitvoeren, aan de hand

Nadere informatie

von-neumann-architectuur Opbouw van een CPU Processoren 1 december 2014

von-neumann-architectuur Opbouw van een CPU Processoren 1 december 2014 von-neumann-architectuur Opbouw van een CPU Processoren 1 december 2014 Herhaling: Booleaanse algebra (B = {0,1},., +, ) Elke Booleaanse functie f: B n B m kan met., +, geschreven worden Met Gates (electronische

Nadere informatie

EE1400: Programmeren in C BSc. EE, 1e jaar, , 4e college

EE1400: Programmeren in C BSc. EE, 1e jaar, , 4e college EE1400: Programmeren in C BSc. EE, 1e jaar, 2012-2013, 4e college Arjan van Genderen, Computer Engineering 11-12-2012 Delft University of Technology Challenge the future Mededelingen Voortgangstoets: Woensdagmiddag

Nadere informatie

Alle systemen. Voor het eerst aan het werk met Windows 7 en Office 2010. Bestemd voor: Medewerkers Versie: 0.1 Datum: 06-09-2010 Eigenaar: SSC ICT

Alle systemen. Voor het eerst aan het werk met Windows 7 en Office 2010. Bestemd voor: Medewerkers Versie: 0.1 Datum: 06-09-2010 Eigenaar: SSC ICT Alle systemen Voor het eerst aan het werk met Windows en Office 2010 Bestemd voor: Medewerkers Versie: 0.1 Datum: 06-09-2010 Eigenaar: SSC ICT De eerste keer werken met Windows en Office 2010 Voordat u

Nadere informatie

Open het bestand met winrar en klik op uitpakken in vervolgens op bureaublad en als laatste op ok

Open het bestand met winrar en klik op uitpakken in vervolgens op bureaublad en als laatste op ok Handleiding Installatie 5 kanaal s controller Installeer de software Pled welke bij de controller is bijgeleverd. Ga naar de pagina Handleidingen / Schema's en download de voorbeeld lichtschema s. Open

Nadere informatie

Van Poort tot Pipeline. Ben Bruidegom & Wouter Koolen-Wijkstra AMSTEL Instituut Universiteit van Amsterdam

Van Poort tot Pipeline. Ben Bruidegom & Wouter Koolen-Wijkstra AMSTEL Instituut Universiteit van Amsterdam Van Poort tot Pipeline Ben Bruidegom & Wouter Koolen-Wijkstra AMSTEL Instituut Universiteit van Amsterdam Van Poort tot Pipeline Pipeline processor One cycle machine Calculator File of registers Assembly

Nadere informatie

Tentamen Elektronische Schakelingen (ET1205-D2)

Tentamen Elektronische Schakelingen (ET1205-D2) Vul op alle formulieren die je inlevert je naam en studienummer in. Tentamen Elektronische chakelingen (ET1205-2) atum: donderdag 30 augustus 2007 Tijd: 09.00 12.00 uur Naam: tudienummer: Cijfer Lees dit

Nadere informatie

EE1400: Programmeren in C BSc. EE, 1e jaar, , 3e college

EE1400: Programmeren in C BSc. EE, 1e jaar, , 3e college EE1400: Programmeren in C BSc. EE, 1e jaar, 2012-201, e college Arjan van Genderen, Computer Engineering 4-12-2012 Delft University of Technology Challenge the future Hoorcollege Arrays, Pointers en Strings

Nadere informatie

VOORBLAD SCHRIFTELIJKE TOETSEN

VOORBLAD SCHRIFTELIJKE TOETSEN VOORBLAD SCHRIFTELIJKE TOETSEN OPLEIDING : ELEKTROTECHNIEK TOETSCODE : UITWERKINGEN INLDIG GROEP : EP, EQD TOETSDATUM : 3 OKTOBER 24 TIJD : 3: 4:3 AANTAL PAGINA S (incl. voorblad) : DEZE TOETS BESTAAT

Nadere informatie

CTCSS Encoder Super Flexibel Ontwerpen met een Arduino Nano

CTCSS Encoder Super Flexibel Ontwerpen met een Arduino Nano CTCSS Encoder Super Flexibel Ontwerpen met een Arduino Nano (voor minder als 2 euro weer QRV op de repeater) Henk Hamoen (PA3GUO) March 2016 Agenda Introductie CTCSS toonslot op repeaters Arduino Nano

Nadere informatie

Q: Hoe configureer ik het gebruik van een Hitachi CPU in CODESYS v3.5.x.x?

Q: Hoe configureer ik het gebruik van een Hitachi CPU in CODESYS v3.5.x.x? Q: Hoe configureer ik het gebruik van een Hitachi CPU in CODESYS v3.5.x.x? A: Dit document geeft hier uitleg over. Voordat het mogelijk is om een Hitachi CPU te gebruiken binnen de ontwikkelomgeving van

Nadere informatie

De maker van deze pagina aanvaard geen enkele aansprakelijkheid voor de inhoud ervan, wel is deze met de grootste zorg samengesteld

De maker van deze pagina aanvaard geen enkele aansprakelijkheid voor de inhoud ervan, wel is deze met de grootste zorg samengesteld custom maps gebruiken in mapsource De maker van deze pagina aanvaard geen enkele aansprakelijkheid voor de inhoud ervan, wel is deze met de grootste zorg samengesteld Bij deze handleiding ga ik er vanuit

Nadere informatie

Faculteit Elektrotechniek - Capaciteitsgroep ICS Tentamen Schakeltechniek. Vakcodes 5A010/5A050, 19 januari 2004, 9:00u-12:00u

Faculteit Elektrotechniek - Capaciteitsgroep ICS Tentamen Schakeltechniek. Vakcodes 5A010/5A050, 19 januari 2004, 9:00u-12:00u Faculteit Elektrotechniek - Capaciteitsgroep ICS Tentamen Schakeltechniek Vakcodes 5A010/5A050, 19 januari 2004, 9:00u-12:00u achternaam : voorletters : identiteitsnummer : opleiding : Tijdens dit tentamen

Nadere informatie

Opgave Tussentijdse Oefeningen Jaarproject I Reeks 4: Lcd Interface & Files

Opgave Tussentijdse Oefeningen Jaarproject I Reeks 4: Lcd Interface & Files Opgave Tussentijdse Oefeningen Jaarproject I Reeks 4: Lcd Interface & Files 1 Introductie In deze oefening zal je je LCD display leren aansturen. Je controleert deze display door er instructies naar te

Nadere informatie

HANDLEIDING. Dit document beschrijft de installatie, configuratie en gebruik van de Netduino Plus 2 monitoring oplossing

HANDLEIDING. Dit document beschrijft de installatie, configuratie en gebruik van de Netduino Plus 2 monitoring oplossing 1 HANDLEIDING V2.0.2.0-2013 Dit document beschrijft de installatie, configuratie en gebruik van de Netduino Plus 2 monitoring oplossing Inhoudsopgave 2 Inhoudsopgave... 2 Inleiding... 3 Software installatie...

Nadere informatie

Google Chrome Windows Vista Windows 7 Windows 8 8.1 Apple imac ibook Adobe Acrobat Reader

Google Chrome Windows Vista Windows 7 Windows 8 8.1 Apple imac ibook Adobe Acrobat Reader Probleem: bij het openen van de apdf ziet u een wit scherm i.p.v. de gegevens m.b.t. uw beheerrekening. Afhankelijk van de webbrowser, Windows versie of merk computer dat u gebruikt, kan dit probleem worden

Nadere informatie

Inhoudsopgave: Whisper380-computerhulp

Inhoudsopgave: Whisper380-computerhulp Versie: 1.0 Gemaakt door: Whisper380 Eigenaar: Datum: 17-10-2010 Inhoudsopgave: Inhoudsopgave:... 2 Het programma downloaden.... 3 Het programma downloaden... 4 De installatie van het programma... 6 Het

Nadere informatie

FAAC DRIVER. Driver install procedure for FAAC boards. Installatieprocedure voor driver voor FAAC-kaarten.

FAAC DRIVER. Driver install procedure for FAAC boards. Installatieprocedure voor driver voor FAAC-kaarten. FAAC DRIVER Driver install procedure for FAAC boards Installatieprocedure voor driver voor FAAC-kaarten www.record-toegangstechniek.nl 1 When a FAAC board (E124 or E145) is connected to the USB port, it

Nadere informatie

Inleiding Digitale Techniek

Inleiding Digitale Techniek Studiebelasting: 3 EC Semester: EP1.1, EQ1D.1 Verantwoordelijke docenten: J.E.J. op den Brouw (Brw) Opbouw module. OEdeel kwt sbu theo pract proj toetswijze bs -th1 1 50 21 Open vragen 1..10 -pr1 1 34

Nadere informatie

Extra oefening Boek: Neem de opgaven van hoofdstuk 1 en 2 door om je de stof beter eigen te maken. Programmeer zelf voorbeeld 0204.

Extra oefening Boek: Neem de opgaven van hoofdstuk 1 en 2 door om je de stof beter eigen te maken. Programmeer zelf voorbeeld 0204. Applicatiebouw 2014/2015 Opdracht 1 Inhoud Applicatiebouw op dag 1 College Bij het college wordt een inleiding gegeven over computers, het programmeren van klassen en objecten in Java en de ontwikkelomgeving

Nadere informatie

SIM-PL, auteursomgeving voor digitale componenten

SIM-PL, auteursomgeving voor digitale componenten SIM-PL, auteursomgeving voor digitale componenten Ben Bruidegom en Wouter Koolen-Wijkstra, AMSTEL-insituut UvA Samenvatting SIM-PL is een auteursomgeving om componenten te construeren en te simuleren voor

Nadere informatie

Een unit test is geen integratie test. Niet het hele systeem, maar onderdelen van een systeem worden getest.

Een unit test is geen integratie test. Niet het hele systeem, maar onderdelen van een systeem worden getest. WAT IS EEN UNIT TEST? Een unit test is een test om de functionaliteit van stukken code te controleren. Een goede unit test waarborgt een consistente werking van een klein onderdeel (een unit ) van de broncode.

Nadere informatie

11011 Processor MMI Intro. Binaire representatie. Computer: Logische opbouw (Von Neumann) 3-input 1-hot detector.

11011 Processor MMI Intro. Binaire representatie. Computer: Logische opbouw (Von Neumann) 3-input 1-hot detector. NOT NOT NOT NOT NOT NOT 9-09-7 Intro MMI The Digital World 2 Peter van Kranenburg Vandaag: Terugblik vorige week Werking CPU Soorten instructies Werking CPU Cache Pipelining Digitale representatie Tekst

Nadere informatie

Handleiding ISaGRAF. Wil men het programma bewaren, dan is het verstandig een back-up te maken: C9 Back-up / Restore

Handleiding ISaGRAF. Wil men het programma bewaren, dan is het verstandig een back-up te maken: C9 Back-up / Restore Handleiding ISaGRAF C Handleiding ISaGRAF Deze handleiding beoogt een korte samenvatting te geven van handelingen die verricht moeten worden om met behulp van ISaGRAF een PLC-programma te schrijven en

Nadere informatie

Digitale technieken Combinatorische en sequentiële logica

Digitale technieken Combinatorische en sequentiële logica Digitale technieken Combinatorische en sequentiële logica ir. Patrick Colleman 1 Inleiding. 1 0.1 Systemen. 1 0.2 Voordelen van digitale systemen 4 0.3 Nadelen van digitale systemen 6 Hoofdstuk 1 : Logische

Nadere informatie

ES1 Project 1: Microcontrollers

ES1 Project 1: Microcontrollers ES1 Project 1: Microcontrollers Les 1: Installeren en verifiëren van de SDE Door Hugo Arends, augustus 2012 Microcontrollers Een microcontroller is een elektronische component dat gebruikt wordt om (complexe)

Nadere informatie

Installatie SQL: Server 2008R2

Installatie SQL: Server 2008R2 Installatie SQL: Server 2008R2 Download de SQL Server 2008.exe van onze site: www.2work.nl Ga naar het tabblad: Downloads en meld aan met: klant2work en als wachtwoord: xs4customer Let op! Indien u een

Nadere informatie

A Quick Start Guide: AVR programmeren

A Quick Start Guide: AVR programmeren A Quick Start Guide: AVR programmeren In deze guide wordt uitgelegd hoe men kan beginnnen met het programeren van een ATMEL AVR microcontroller. Er zal een testprogramma uit de software library AVRlib

Nadere informatie

Zo kan je linken maken tussen je verschillende groepen van gegevens.

Zo kan je linken maken tussen je verschillende groepen van gegevens. 1 1. Entity Reference Entity Reference zal ook een onderdeel zijn van Drupal 8. Het is een module van het type veld. Het is een heel krachtige module die toelaat om referenties te maken tussen verschillende

Nadere informatie

Het SDT200 en SDT270-stuurprogramma installeren

Het SDT200 en SDT270-stuurprogramma installeren Het SDT200 en SDT270-stuurprogramma installeren Het SDT200 en SDT270-stuurprogramma installeren in windows XP Het SDT200 en SDT270-stuurprogramma installeren in Windows 7 of Vista Het SDT200 en SDT270-stuurprogramma

Nadere informatie

2.ouderbeleid.3.plaatsingsprocedure werk admini Pagina 1 van 14

2.ouderbeleid.3.plaatsingsprocedure werk admini Pagina 1 van 14 2.ouderbeleid.3.plaatsingsprocedure werk admini Pagina 1 van 14 In deze werkinstructies kan alles vinden wat te maken heeft met het onderhoud van het kdadmin programma. Je kunt deze onderdelen vinden in

Nadere informatie

Instructietekst printen en plotten van inspectietekeningen

Instructietekst printen en plotten van inspectietekeningen Instructietekst printen en plotten van inspectietekeningen De CAD Factory Eerste Tuinsingel 37 3112 ER SCHIEDAM Tel. 010-2467518 Blad 2 Datum 15-Okt-2013 Inhoud Page Setup... 4 De Stufit Page Setup importeren...

Nadere informatie

INHOUD. KHLim dep IWT MeRa 1/22

INHOUD. KHLim dep IWT MeRa 1/22 INHOUD 1.Aanmaken van een nieuw S7 project... 2 1.1 Openen van een nieuw project.... 2 1.2 invoegen van een S7 station... 2 1.3 openen van de hardware... 3 1.4 Invoegen van een Rack... 3 1.5 Downloaden

Nadere informatie

Installatie Solid Edge ST5

Installatie Solid Edge ST5 Installatie Solid Edge ST5! NEEM DIT DOCUMENT DOOR VOORDAT U UW HUIDIGE SOLID EDGE VERSIE GAAT VERWIJDEREN! LET OP!! SOLID EDGE ST5 KUNT U NIET MEER OP WINDOWS XP INSTALLEREN LET OP!! DE ST5 LICENSE MANAGER

Nadere informatie

2 Elementaire bewerkingen

2 Elementaire bewerkingen Hoofdstuk 2 Elementaire bewerkingen 17 2 Elementaire bewerkingen In dit hoofdstuk leer je hoe werken met binaire getallen en hexadecimale getallen omgezet wordt naar een decimaal getal en omgekeerd. Vervolgens

Nadere informatie

Installatie Handleiding. Twan Wintjes

Installatie Handleiding. Twan Wintjes Installatie Handleiding voor AVCHDCoder Twan Wintjes 1 Hoofdstuk 1: Installatie... 3 1.1: Installeer AVCHDCoder... 3 1.2: Installeer ffdshow, Avisynth en Haali Media Splitter... 3 1.3: Ffdshow configureren...

Nadere informatie

SPSS VOOR DUMMIES+ Werken met de NSE: enkele handige basisbeginselen. Gebaseerd op SPSS21.0 & Benchmarkbestand NSE 2014

SPSS VOOR DUMMIES+ Werken met de NSE: enkele handige basisbeginselen. Gebaseerd op SPSS21.0 & Benchmarkbestand NSE 2014 SPSS VOOR DUMMIES+ Werken met de NSE: enkele handige basisbeginselen Gebaseerd op SPSS21.0 & Benchmarkbestand NSE 2014 Huidig kennis- en ervaringsniveau?????? Beginners Gevorderden 2 Inhoud 1. Wat doe

Nadere informatie

ICARUS Illumina E653BK on Windows 8 (upgraded) how to install USB drivers

ICARUS Illumina E653BK on Windows 8 (upgraded) how to install USB drivers ICARUS Illumina E653BK on Windows 8 (upgraded) how to install USB drivers English Instructions Windows 8 out-of-the-box supports the ICARUS Illumina (E653) e-reader. However, when users upgrade their Windows

Nadere informatie

Zelftest Programmeren in COBOL - deel I

Zelftest Programmeren in COBOL - deel I Zelftest Programmeren in CBL - deel I Document: n1290test.fm 05/01/2016 ABIS Training & Consulting P.. Box 220 B-3000 Leuven Belgium TRAINING & CNSULTING INLEIDING BIJ DE ZELFTEST PRGRAMMEREN IN CBL -

Nadere informatie

How To Do mbspider met VIPA Modbus-TCP coupler

How To Do mbspider met VIPA Modbus-TCP coupler How To Do mbspider met VIPA Modbus-TCP coupler Inhoud 1. Inleiding... 2 2. Instellingen hardware... 2 2.1 VIPA 053-1MT00... 2 2.2 mbspider... 4 3. Instellingen mbconnect24 V2... 4 3.1 Network Component...

Nadere informatie

Practica bij het vak. Inleiding tot de Elektrotechniek: Practicum 2 Analoge versus digitale signalen en hun overdracht

Practica bij het vak. Inleiding tot de Elektrotechniek: Practicum 2 Analoge versus digitale signalen en hun overdracht Elektronica en Informatiesystemen Practica bij het vak Inleiding tot de Elektrotechniek: Practicum 2 Analoge versus digitale signalen en hun overdracht door Prof. dr. ir. J. Van Campenhout ir. Sean Rul

Nadere informatie

Digitale Systeem Engineering 2

Digitale Systeem Engineering 2 Digitale Systeem Engineering 2 Week 2 Toestandsmachines (vervolg) Jesse op den Brouw DIGSE2/214-215 Herkenningsautomaat Een typische sequentiële machine is een herkenningsautomaat of patroonherkenner.

Nadere informatie

Zelfstudie Boek: Hoofdstuk 1 tm. 3.5 uit het boek Aan de slag met Java (Gertjan Laan).

Zelfstudie Boek: Hoofdstuk 1 tm. 3.5 uit het boek Aan de slag met Java (Gertjan Laan). Applicatiebouw 2015/2016 Opdracht 1 Inhoud Applicatiebouw op dag 1 College Bij het college wordt een inleiding gegeven over computers, het programmeren van klassen en objecten in Java en de ontwikkelomgeving

Nadere informatie

Datum: 19 mei 2017 Laatste versie: 1.7. EndNote X8 Windows Multi/Site installatie-instructies

Datum: 19 mei 2017 Laatste versie: 1.7. EndNote X8 Windows Multi/Site installatie-instructies Datum: 19 mei 2017 Laatste versie: 1.7 EndNote X8 Windows Multi/Site installatie-instructies Inhoudsopgave 1 Inleiding... 3 2 Inloggen... 3 3 Downloaden... 4 4 Eindgebruikersbestand genereren... 4 2 1

Nadere informatie

ES1 Project 1: Microcontrollers

ES1 Project 1: Microcontrollers ES1 Project 1: Microcontrollers Les 3: Eenvoudige externe hardware & hardware programmeren in C Hardware programmeren in C Inmiddels ben je al aardig op gang gekomen met het programmeren van microcontrollers.

Nadere informatie