Dynamische Circuitspecialisatie

Maat: px

Weergave met pagina beginnen:

Download "Dynamische Circuitspecialisatie"

Roeland de Jong
7 jaren geleden
Aantal bezoeken:

1 Dynamische Circuitspecialisatie Karel Bruneel promotor: prof. Dirk Stroobandt Field Programmable Gate Array Digitale GSM chip TV

2 Gitaareffect 3 Conventionele aanpak Muziek in Instelbaar Lege FPGA Filter Lawaai uit 4 2

3 Conventionele aanpak Muziek in Instelbaar Filter Lawaai uit 5 Conventionele aanpak Muziek in Instelbaar Filter Lawaai uit 6 3

4 Conventionele aanpak Muziek in Instelbaar Filter Lawaai uit 7 Conventionele aanpak Muziek in Instelbaar Filter Lawaai uit 8 4

Dynamische circuitspecialisatie goedkope FPGA 111111 11111111111 11111 111111111 Muziek in Lege FPGA Filter Gespecialiseerd Lawaai uit 9

5 Dynamische circuitspecialisatie goedkope FPGA Muziek in Lege FPGA Filter Gespecialiseerd Lawaai uit 9 Dynamische circuitspecialisatie goedkope FPGA x traag x dure PC Muziek in Gespecialiseerd Filter Lawaai uit 1 5

6 Probleem Genereren van gespecialiseerde FPGA-configuraties Traag generatie (minuten tot uren) Dure hardware (volledige PC) 11 plossing Geparameteriseerde FPGA-configuraties 1A11 111B C1111 A = p AND p 2 B = p 1 C = p 1 R p 2 Druk de FPGA-configuratie uit als functie van de parameters (de positie van de schuivertjes). Evalueer die functie om een gespecialiseerde configuratie te verkrijgen. (fractie van een seconde) 12 6

7 Supersnelle evaluatie 111C A B1111 A = p AND p 2 B = p 1 C = p 1 R p 2 p =, p 1 = 1 p 2 = A = AND B = 1 C = 1 R 1 13 Geparameteriseerde configuraties Sjabloonconfiguratie A = p AND p 2 B = p 1 C = p 1 R p 2 Herconfiguratieprocedure 14 7

Gitaareffect 1111..1111 1..1..1111..111.. 111111111.

8 Gitaareffect Muziek in Lege FPGA Filter Gespecialiseerd Sjabloon Lawaai uit 15 goedkope FPGA supersnel goedkope CPU Muziek in Gitaareffect Gespecialiseerd Filter Lawaai uit 16 8

9 Nieuw probleem Hoe genereer je een geparameteriseerde configuratie? Handmatig is het bijna ondoenbaar en dus duur. 1A11 111B C1111 A = p AND p 2 B = p 1 C = p 1 R p 2 17 plossing Twee methoden om automatisch geparameteriseerde configuraties te genereren. TLUT-methode TCN-methode 18 9

10 Field Programmable Gate Array 19 LUT: Look-Up Table L U T FF 2 1

11 Interconnectie Herconfigureerbaarheid Digitale GSM-chip TV

12 Genereren FPGA-configuratie HDL-ontwerp Synthese Tech.-afbeelding Plaatsing Configuratie Automatisch Computerprogramma Input: Tekstuele beschrijving van de gewenste functionaliteit utput: FPGA-configuratie Routering Tekstuele beschrijving: HDL-ontwerp in in 1 in 2 in 3 sel sel 1 out entity multiplexer is port( sel : in std_logic_vector(1 downto ); in : in std_logic_vector(3 downto ); out : out std_logic ); end multiplexer; architecture behavior of multiplexer is begin out <= in(conv_integer(sel)); end behavior; 24 12

13 Synthese in 3 in 2 sel in 1 in A A N A A sel 1 A N A out 25 Technologie-afbeelding sel 1 in 3 in 2 sel A A N A A A N out A in 1 in K-input LUT: Kan elke Boolese functie met tot K argumenten implementeren. Tech.-afbeelding: Bedek het ingangscircuit met een minimaal aantal subcircuits met K ingangen

14 LUT-circuit sel 1 in 3 in 2 sel L 1 L L 2 out in 1 in entry L L 1 L Plaatsing en Routering in 3 in 2 sel in 1 in in 3 sel L 1 L in 2 L 1 L 2 out sel 1 sel L 2 in 1 L out in Minuten tot uren rekentijd! 28 14

15 FPGA-configuratie waarheidstabellen plaatsing routing FPGA-configuratie Het probleem Hoe genereer je een geparameteriseerde configuratie? 3 15

16 plossing HDL-ontwerp Synthese Tech.-afbeelding Plaatsing Routering Geparam. Conf. Automatisch Computerprogramma Input: Tekstuele beschrijving van de gewenste functionaliteit utput: Geparam. configuratie 1A11 111B C1111 A = p AND p 2 B = p 1 C = p 1 R p 2 31 TLUT-methode 32 16

17 TLUT-methode HDL-ontwerp Synthese Enkel de waarheidstabellen worden aangepast. Alle routering blijft onveranderd Tech.-afbeelding Plaatsing Routering Gepar. Conf L U T FF 33 Geparameteriseerd HDL-ontwerp in in 1 in 2 in 3 sel sel 1 out entity multiplexer is port( --BEGIN PARAM sel : in std_logic_vector(1 downto ); --END PARAM in : in std_logic_vector(3 downto ); out : out std_logic ); end multiplexer; architecture behavior of multiplexer is begin out <= in(conv_integer(sel)); end behavior; 34 17

18 Synthese sel 1 in 3 in 2 sel A A N A A in 1 in Twee soorten ingangen: Gewone ingangen Parameteringangen A N A out 35 Conventionele tech.-afbeelding sel 1 in 3 in 2 sel A A N A A A N out A in 1 in K-input-LUT: Kan elke Boolese functie met tot K argumenten implementeren. Tech.-afbeelding: Bedek het ingangscircuit met een minimaal aantal subcircuits met K ingangen

19 TMAP: Tunable LUT mapping sel 1 in 3 in 2 sel A A N A A A N out A in 1 in Tunable LUT (TLUT) LUT met een geparameteriseerde waarheidstabel Kan elke Boolese functie met tot K gewone en gelijk welk aantal parameterargumenten implementeren. Bedek het ingangscircuit met een minimaal aantal subcircuits met K ingangen en gelijk welk aantal parameteringangen. 37 Probleem: schaalbaarheid sel 1 in 3 in 2 sel in 1 A A N A A A N A out in Naïve aanpak: duurt veel te lang plossing: Weglaten parameterknopen Conventionele tech.- afbeelding Herintroduceren parameterknopen Werkt even snel als conventionele tech.- afbeelding 38 19

20 TLUT-circuit sel sel 1 in 3 L in 2 in 1 in L 1 out entry L 1 1 sel sel sel sel L sel. sel sel. sel 1 1 sel sel sel sel. sel 1 1 sel sel. sel 39 Plaatsing en Routering in 3 in 3 in 2 in 1 in L in 2 L sel sel 1 L 1 in 1 L 1 out in out 4 2

21 Geparameteriseerde configuratie geparameteriseerde waarheidstabelen plaatsing routering 1A11 111B C1111 A = p AND p 2 B = p 1 C = p 1 R p 2 41 Gitaareffect: TLUT-methode Geparam. configuratie Conventioneel Nietrealistisch grootte (LUTs) (-56%) 1146 snelheid (MHz) (+37%) 119 Snelheid generatie (s) Kleiner Hogere Supersnelle (-56%) snelheid generatie (+37%) (5 ordes sneller) Meer Minder Geen functionaliteit NP-harde LUT s = minder problemen één LUT s LUT (plaatsing het langste en routering) pad Functionaliteit Minder Alleen evaluatie LUT s kunnen is van verplaatst Boolese dichter naar functies bij elkaar CPU geplaatst worden 42 21

22 TCN-methode 43 TCN-methode HDL-ontwerp Synthese Tech.-afbeelding ok routering wordt aanpasbaar Nog minder LUT s nodig 1 Plaatsing 1 Routering Gepar. Conf

23 Tunable Connection (TCN) Verbinding die wel of niet gelegd wordt afhankelijk van functie van parameters Implementatie mbhv. routeringselementen C(P) C(P) 45 Tunable Connection (TCN) Voorbeeld: 2-1 multiplexer met 2 TCNS p p 46 23

24 Tunable Connection (TCN) Voorbeeld: 2-1 multiplexer met 2 TCNS p=1 p= 47 Tunable Connection (TCN) Voorbeeld: 2-1 multiplexer met 2 TCNS p= p=

25 Tunable Connection mapping sel 1 in 3 in 2 sel A A N A A A N out A in 1 in Tunable Connection (TCN) verbinding die afhankelijk van de parameterwaarden wel of niet gelegd wordt Elke multiplexer met parameters als selectieingang kan met TCNs geïmplementeerd worden Technology mapping naar combinatie van TCNS en TLUTs Minimaliseer gebruik van TLUTs 49 Tunable Connection mapping in 3 in 2 in 1 in Uitdagingen: Niet steeds alle multiplexers in TCNs om minimaal aantal TLUTs te bekomen sel sel 1 out Structural bias: Multiplexers vaak moeilijk herkenbaar na synthese Vermengd met andere functies die ervoor of erna komen: moet opgesplitst worden in TCN en TLUT deel 5 25

26 Plaatsing en Routering HDL-ontwerp Synthese Tech.-afbeelding Plaatsing Routering Nieuwe plaatser en router Conventionele router: Connecties met verschillende bron mogen niet overlappen (kortsluiting) TCN router: Connecties mogen overlappen zolang ze niet gelijktijdig aanwezig zijn Gepar. Conf. 51 Clos-netwerk: Clos-netwerk 256 ingangen, 256 uitgangen 4x4 crossbar-schakelaars als bouwblokken Elk met 8 controle-ingangen (parameters) Drie implementaties: TLUT-methode Conventioneel TCN-methode TCN TLUT TLUT TCN TLUT TCN TLUT TLUT TCN TLUT TCN TLUT TLUT TCN TLUT TCN TLUT TLUT TCN TLUT 52 26

27 Clos-netwerk Conventioneel LUT s (3.77x) Diepte (8.8x) 3 Draden TLUTmethode TCNmethode Routeringstijd [min] (3.87x) 21 (12x) (3.94x) 19 (13x) 53 Automatisch DCS gebruiken 54 27

28 Problemen Identifying applications that might benefit from DCS is hard for the designer: Know the application very well (What are the slowly changing signals?) Be very familiar with Circuit Specialization (What is the impact of choosing these parameters?) Takes a lot of low level insight In general, DCS results are hard to predict without actually making the DCS implementation Ghent University Computer Systems Lab (CSL) - SRCS212 1 September Solution: Profiling the RTL The RTL profiler, in three steps: 1. List parameter candidates and their dynamic behavior. (Using a test bench with real-life data) 2. Reduce the number of parameter candidates 3. Estimate the impact for each remaining parameter candidate Ghent University Computer Systems Lab (CSL) - SRCS212 1 September

29 Reductie herconfiguratietijd 57 Module gebaseerde herconfiguratie Zeer oppervlakte-efficiente implementatie d.m.v run-time herconfiguratie (RTH) M 1 M 2 M 3 M 12 3 Vereist herschrijven van configuratiegeheugen om te wisselen tussen modes 58 29

30 Conventionele RTH Tool flow wordt voor elke mode afzonderlijk doorlopen Configuratiegeheugen van een volledig gebied herschreven Gevolg: lange herconfiguratietijden 59 Geparameteriseerde configuraties Nieuwe tool flow Merge plaatst connecties van alle modes in 1 set TRoute stimuleert hergebruik van routering tussen modes 6 3

31 Belangrijkste resultaten Speed-up herconfiguratietijd: 61 Belangrijkste resultaten Toename draadlengte: 62 31

32 Dynamische Circuitspecialisatie Karel Bruneel promotor: prof. Dirk Stroobandt 32

Vergelijkbare documenten

Samenvatting Field programmabale gate arrays (FPGA s) Dynamische herconfiguratie.

Samenvatting Field programmabale gate arrays (FPGA s) zijn heel aantrekkelijk als ontwerpplatform voor digitale systemen. FPGA s zijn geïntegreerde schakelingen die geprogrammeerd of geconfigureerd kunnen