Van Poort tot Pipeline. Ben Bruidegom & Wouter Koolen-Wijkstra AMSTEL Instituut Universiteit van Amsterdam

Transcriptie

1 Van Poort tot Pipeline Ben Bruidegom & Wouter Koolen-Wijkstra AMSTEL Instituut Universiteit van Amsterdam

2 Van Poort tot Pipeline Pipeline processor One cycle machine Calculator File of registers Assembly programming Computer architectuur Register Flipflop Embedded Systems poort Digitale techniek

3 Programma: Wat is SIM-PL? Voorbeelden van modellen Poortschakelingen Rekenmachine Hoe werkt een loopje? Harvard machine Pipeline Demonstratie van de SIM-PL Executer Construeren van componenten en schakelingen. Bouw component: xor-poort Bouw schakeling: full adder Assembler definitie Demonstratie van de SIM-PL Editor

4 SIM-PL: Geeft inzicht in de werking van ingewikkelde digitale schakelingen op alle niveau s Toont het gedrag van de hardware bij het uitvoeren van een assembler-instructie Dicht het gat tussen Digitale techniek (poorten, flipflops etc.) en complete pipeline processoren Auteursomgeving voor docenten, studenten/scholieren Beschikbaar onder GPL licentie (Free Software)

5 Wat is SIM-PL? SIM-PL bestaat uit Digitale Objecten Digitale componenten In/uitgangen zijn 0 of 1 Complexiteit Van poort tot processor Hiërarchische compositie Timing Synchroon v.s. asynchroon Functionaliteit Combinatorisch v.s. geheugenfunctie 16 bit Processor 16 bit rekenmachine 16 bit ALU 2 * 4 bit opteller Full Adder AND/OR /XORpoort

6 Componenten en schakelingen Basiscomponent Basisfiguren Input/Output Programmering Delay Schakelingen (hiërarchie) Basiscomponenten Input/Output Connecties

7 Voorbeeld: 4 bits opteller

8 Discrete Event Simulation Beginconfiguratie Gebruiker Compilers Signaalveranderingen als boodschappen Propagation Delay

9 Voorbeeld 2: Een eenvoudige rekenmachine Simpele architectuur om de werking van een computer tot in detail te kunnen begrijpen. Bekeken vanuit de hardware

10 Datapad van een rekenkundige/logische instructie: bijv. ADD Instruction Memory Registers ALU PC Instruction Address rs rt rd reg[rs] reg[rs] Data 4 bit address 16 bit data

11 Assembly Language Instruction Memory Registers ALU PC Instruction Address rs rt rd reg[rs] reg[rs] Data Syntax : ADD rd, rs, rt Voorbeeld: ADD $7, $5, $6 Betekenis: register 7 = register 5 + register 6

12 Assembly Language: 100 Hex Instruction Memory Registers ALU PC Instruction Address rs rt rd reg[rs] reg[rs] Data Syntax: ADDI rd, rs, getal Voorbeeld: ADDI $7, $5, 0x100 Betekenis: register 7 = register Hex

13 Harvardmachine Rekenmachine met loopjes Harvardmachine

14 Demo Calculator with loops

15 Instructieset: Rekenkundige en logische instructies ADD SUB AND MOVE Immediate instructies (Instucties met één constant getal) ADDI SUBI ANDI LOAD Branch instucties BZ (Branch if zero) BEQ (Branch if equal) BRA (Branch always)

16 Rekenmachine met loopjes: toevoegen: opteller en AND-poort Nieuwe stand PC Huidige stand PC Offset Opteller Instruction Memory Registers (16) Branch & Load PC Register Rs AND-poort PC Instruction Address Register Rt Register Rd Data ALU Evaluatie conditie (zero)

17 Nieuwe stand PC Huidige stand PC Offset Opteller Instruction Memory Registers (16) Branch & Load PC Register Rs AND-poort PC Instruction Address Register Rt Register Rd Data ALU Evaluatie conditie (zero) Syntax : BEQ rs, rt, label Voorbeeld: BEQ $7, $5, loop Betekenis: if (register 7 = register 5) goto loop

18 Demo Executer

19 Uitbreiding met Data Memory Instruction Memory Registers (16) ALU Data Memory PC Instruction Address Register Rs Register Rt Register Rd Data Address Data in Data out Bij een Harvard architectuur is het geheugen gescheiden in twee delen: instructiegeheugen en datageheugen( zie boekje)

20 De status van de Harvard machine na het uitvoeren van de instructie Load Immediate 0x01FD

21 Pipelining

22 Pipelining

23 Mips pipeline processor

24 Demo Mips pipeline processor

25 Ontwerpen van componenten en schakelingen Simple (basis) Basisfiguren Input/Output Programmering Delay Complex (hiërarchie) Subcomponenten Input/Output Connecties

26 Interne programmeertaal: nbit Syntax C/C++/Java Basisdatatype getallen van n bits Voorbeeld: ALU A, B: 55 bit ingang opcode: 2 bit ingang R: 55 bit uitgang switch (opcode) { case 0: R = A + B; break; case 1: R = A B; break; case 2: R = A B; break; case 3: R = A & B; break; }

27 Ontwerp XOR uit: Simple Component Bouwen AND poort Complex Component XOR poort bouwen uit poorten: NOT AND OR a b = ( a b) + ( b a)

28 Demo XOR bouwen

29 Instructiesetdefinitie: WASM Per instructie Mnemonic Type informatie argumenten register nummer adres Vertaling naar bitvelden (m.b.v. in programmafiles

30 Voorbeeld: Calculator

31 Extract WASM file verdeling opcode in bitvelden PART = [OP:5, RS:4, RT:4, RD:4, IMM:16] instructie-type ARITHI2 =[ PART rd:4/reg, rs:4/reg, imm:16/imm "RS = rs; RT = 0; RD = rd; IMM = imm; ] instructies ADDI = [ARITHI2 " OP = 0b01000; "] SUBI = [ARITHI2 " OP = 0b01010; "] ANDI = [ARITHI2 " OP = 0b01100; "]

32 Welke resultaten willen wij realiseren? Een bibliotheek met componenten en architecturen op basis van gebruikerswensen en zoals die voorkomen in de meest gebruikte theorieboeken; C-compiler om aansluiting te maken met Operating Systems Website als ankerpunt voor een Community of Practice. Implementatiegids voor zowel cursorisch als projectonderwijs.

33 Project Digitale Universiteit Van Flipflop tot Pentium Doelen project: Verdere ontwikkeling SIM-PL Implementeren in een zevental bestaande cursussen Partners: Universiteit van Amsterdam: AMSTEL Instituut Hogeschool van Amsterdam: Technische Informatica Hogeschool van Amsterdam: E-technology Fontys Hogeschool voor Informatica: Technische Informatica Periode: Dit jaar

34 Mogelijk vervolg: opschalingsproject Stichting SURF Opschalen implementatie SIM-PL SIM-PLVHDL converter Schakelingen ontwerpen met SIM-PL en deze realiseren in te reconfiguren hardware zoals FPGAs. Heeft U belangstelling om mee te doen? Dat willen we graag weten. Meer info: