Hoofdstuk 18 Embedded systemen 1
r0 r1 r2 r3 r4 r5 r6 r7 r8 r9 r10 r11 r12 r13 r14 r15(pc) NZCV CPSR Figuur 18.1 ARM-programmeermodel
Byte 0 Byte 1 Byte 2 Byte 3 Byte 3 Byte 2 Byte 1 Byte 0 Figuur 18.2 Endian conversie
Fetch ARM THUMP JAZELLE Decode Execute Figuur 18.3 Decode fase in ARM met THUMB en Jazelle
Bus Interface Unit Cache control MMU TLB PC 32 registers A L U Figuur 18.4 Blokschema van de R2000/3000
8KByte ROM Clock and Interrupt logic Timer system CPU glue logic 512 Bytes EEPROM Serial I/O 256 Bytes RAM AD converter port A port B port C port D port E Figuur 18.5 Vereenvoudigd blokschema van een 8-bits microcontroler
7 15 A 0 7 A 0 D 0 8 bit accumulator A and B or 16 bit accumulator D IX Index register X IY Index register Y SP Stack pointer PC Program counter S X H I N Z V C Condition codes (Status) Figuur 18.6 Programmeermodel van de MC68HC11 microcontroller
V DD Pull-up SCL SDA Dout CLout D in CLin Device 1 Device 2 Figuur 18.7 Twee devices op de I 2 C bus
cell chip core jtag logic data in Figuur 18.8 data out JTAG cells en logica
AD[0-31] C/BE[0-3] PAR FRAME TRDY IRDY STOP DEVSEL IDSEL PERR SERR REQ GNT CLK RST LOCK INTA INTB INTC INTD SBO SDONE AD[32-63] C/BE[4-7] PAR64 REQ64 ACK64 TDI TDO TCK CLKRUN M66EN PRSNT[2-1] TMS TRST PCI Device } } } } } } } } } } } } } Address & Data Interface Control Error Reporting System 66MHz Enable Cache Support Arbitration (master) Interface Control Interrupts 64 Bit Extension JTAG Clock Running Present Figuur 18.9 PCI-bussignalen
z y x Figuur 18.10 Cartesische robot
φ r θ Figuur 18.11 Sferische robot
φ r z Figuur 18.12 Cilindrische robot
Figuur 18.13 Gelede robot
ISP Figuur 18.14 Embedded router voor thuisnetwerk
EEPROM ROM CPU RAM NET-INF 4 x NET-INTERFACE Figuur 18.15 Blokschema van een embedded router
DHCP-C DHCP-S DNS TCP/IP HTTPD Config Operating System Figuur 18.16 Softwaremodel van de embedded router
infraroodzender en -ontvanger beweegbare oren beweegbare oogleden beweegbare snavel mondschakelaar buikschakelaar rugschakelaar beweegbaar voetstuk Figuur 18.17 Furby
communicatie IR-in EEPROM lichtdetector zintuigen geluidsdetector vlak.. orientatie scheef P1 P2 luidspreker ondersteboven tong intern gevoel rug buik positiemelder linksom rechtsom IR-out motor Figuur 18.18 Blokschema van Furby
IR-input? Handle IR datacom Sw1-input? Handle Sw1 action Sw2-input? Handle Sw2 action Figuur 18.19 Eventloop is de basis van de software
Video Out Video interface GPU VideoRAM CD Reader Clock Generator 512K x 32 DRAM CPU 512K x 8 ROM CD controller CD processor Serial I/O Audio Sound processor Controller Bus Parallel I/O Serial I/O Audio Out Figuur 18.20 Vereenvoudigd blokschema van de PSX
GEEN WISSELGELD DISPLAY UITVERKOCHT COLA UITVERKOCHT UITVERKOCHT UP SINAS INWORP RETOUR Figuur 18.21 Bedieningspaneel van de frisdrankautomaat
Input Wisselgeld status Intern 100 50 20 Muntinvoer 10 5 Voorraad Cola Vorrraad Up Intern Voorraad Sinas Keuze COLA Keuze UP Drukknop Keuze SINAS INWORP RETOUR Output GEEN WISSELGELD statuslamp Blokkeer muntinvoer DISPLAY (serieel ASCII) Blokkeer muntinvoer Vrijgeven Cola Vrijgeven Up Vrijgeven Sinas UITVERKOCHT Cola statuslamp UITVERKOCHT Up statuslamp UITVERKOCHT Sinas statuslamp Inworp retour actie Figuur 18.22 In- en uitgangssignalen van de embedded controler
System startup Munt invoer state Keuze state Uitlever state Uitverkocht state Geld retour state Figuur 18.23 Eindige automaatmodel voor de software
N Munt invoer? N Y Pas saldo aan, update display Saldo voldoende? Y Naar Keuze state Inworp retour? Y Retourneer geld en pas display aan N Figuur 18.24 Deel van het flowdiagram van de frisdrankautomaat
80386 systeem met webserver Serial link GPRS modem automaat microcontroller Status info Automaat hardware Figuur 18.25 Blokschema voor de frisdrankautomaat
NPU RAM CLK I/O RST Vcc GND Vpp CPU ROM EEPROM Figuur 18.26 Blokschema van een smartcard
C1 C2 C5 C6 Vcc RST GND Vpp C3 C4 C7 C8 CLK - I/O - Figuur 18.27 Aansluitingen van een SIM-kaart