Naar een betere dataretentie in OxRRAMgeheugens

Maat: px

Weergave met pagina beginnen:

Download "Naar een betere dataretentie in OxRRAMgeheugens"

Paula de Meyer
5 jaren geleden
Aantal bezoeken:

Editie februari 2017 Semiconductor technology & processing, Internet of Things Naar een betere dataretentie in OxRRAMgeheugens Imec-onderzoekers bestudeerde de impact de programmeergeschiedenis en de

1 Editie februari 2017 Semiconductor technology & processing, Internet of Things Naar een betere dataretentie in OxRRAMgeheugens Imec-onderzoekers bestudeerde de impact de programmeergeschiedenis en de oxide-metaal-interface op dataretentie in OxRRAM-geheugens onderzocht en maakten zo een geoptimaliseerde TaOx/Ta-stapel. OxRRAM-geheugen, een klasse van resistive RRAM-type geheugens, heeft heel wat potentieel om in Internet-of-Things-toepassingen gebruikt te worden. De technologie is schaalbaar, betrouwbaar en eenvoudig te maken. Maar OxRRAM-geheugens worden nog altijd niet op grote schaal geproduceerd. Er zijn nog problemen met het databehoud, en de achterliggende falingsmechanismen zijn nog onvoldoende begrepen. Wetenschappers van imec hebben voor het eerst de impact van zowel de programmeergeschiedenis als de oxide-metaal-interface op dataretentie in OxRRAM-geheugens onderzocht. Op basis van de resultaten van deze studie hebben ze een geoptimaliseerde TaOx/Ta-stapel kunnen maken die het beter doet op gebied van dataretentie. Ze stelden hun resultaten voor tijdens de IEDM-conferentie van eind 2016*. 1/5

2 Resistive RAM, een veelbelovende kandidaat voor embedded geheugens Resistive random access memory of RRAM is een opkomende geheugentechnologie voor embedded-geheugen toepassingen. De geheugens beloven goedkoop te zijn en kunnen werken bij lage spanningen, en dat maakt hen interessant voor Internet-of-Things-toepassingen. Een RRAMgeheugen maakt gebruik van de vorming van een geleidend filament in een dunne diëlektrische laag die tussen twee elektrodes zit. Wanneer een elektrisch veld wordt aangelegd, veroorzaken de ionische bewegingen en structurele veranderingen in dit isolerend medium een meetbare verandering van de weerstand. De werking van het geheugen maakt gebruik van twee verschillende weerstandstoestanden: de hoge-weerstandstoestand (HRS) en de lage-weerstandstoestand (LRS). Switchen van de ene naar de andere kan gebeuren door het juiste elektrische veld aan te leggen. De operatie waarbij de weerstand van HRS naar LRS verandert wordt set -proces genoemd, de andere wordt gedefinieerd als reset. De specifieke weerstandstoestand (HRS of LRS) kan worden bewaard nadat het elektrisch veld is uitgeschakeld, waardoor we van een niet-vluchtig geheugen spreken. OxRRAM en het probleem van dataretentie In het oxide-gebaseerd resistive RAM-geheugen (of OxRRAM) is de verandering in weerstand gebaseerd op de migratie van zuurstofvacatures in transitiemetaaloxides. De technologie is schaalbaar en betrouwbaar, en kan met een eenvoudige integratieflow worden gefabriceerd. Maar de mechanismen die verantwoordelijk zijn voor het falen van dataretentie zijn nog niet volledig begrepen, en dat maakt dat de technologie nog niet grootschalig wordt geproduceerd. Vooral in programmeerregimes met lage stromen en snelle pulsen is er een kleine populatie aan bits die snel gewist wordt (ook retentie-tails genoemd). Imec kon deze retentie-tails eerder al toewijzen aan een overtollige hoeveelheid mobiele zuurstofionen. Tijdens set/reset-cycli kunnen deze zuurstofionen in het geleidend filament geïnjecteerd worden, of eruit worden verwijderd. Wanneer de set-puls niet voldoende is om deze overtollige ionen uit het filament te verwijderen, recombineren ze met de zuurstofvacatures, met retentie-falen als gevolg. De imec-onderzoekers hebben deze analyse nu uitgebreid door de impact van de programmeergeschiedenis op deze tail-bits te onderzoeken. Ze onderzochten ook welke rol de interface tussen het oxide en het metaal kan spelen in het verbeteren van de stabiliteit van OxRRAM-geheugens. 2/5

Een innovatieve methode voor het evalueren van de retentie De wetenschappers gebruikten een innovatieve en kost-effectieve methode om dataretentie statistisch te onderzoeken.

3 Een innovatieve methode voor het evalueren van de retentie De wetenschappers gebruikten een innovatieve en kost-effectieve methode om dataretentie statistisch te onderzoeken. Conventionele methodes worden uitgevoerd op een device-to-device - basis, waarbij men ervan uitgaat dat de retentieproblemen bij snel uitgewiste bits te wijten zijn aan verschillen tussen cellen bijvoorbeeld door de variaties die optreden bij het processen van de geheugencellen. Imec gaat er echter van uit dat de oorzaak van deze overtollige ionen kan toegeschreven worden aan inherente variaties die optreden tussen verschillende cycli van het set/ reset programmeren. Om retentie te bestuderen, wordt daarom een enkele OxRRAM-cel (in plaats van een rij van cellen) geprogrammeerd (set), gesampled, en ge-herprogrammeerd (reset) bij hogere temperaturen, en deze cyclus wordt minstens 1500 keer herhaald. Deze methode wordt single-cell cycle-to-cycle retentie-techniek genoemd. OxRRAM test-geheugens OxRRAM crossbar-cellen werden voor deze studie geïntegreerd bovenop een transistor in een zogenaamde 1-transistor-1-resistor (1T1R) configuratie. Een Hf-laag met een dikte van 5nm (het diëlektricum) wordt aangebracht tussen een TiN bodem-elektrode (30nm) en een Hf(10nm)/TiN top-elektrode. De cel heeft een afmeting van 40nmx40nm. Deze TiN/HfO2/Hf-stapel wordt gebruikt om de invloed van programmeercondities na te gaan. Er werden ook andere stapels gemaakt om te kijken of dataretentie door materiaal-engineering (bijv. de oxide-metaal-interface) kan verbeterd worden. (Links) OxRRAM crossbar-cel en (rechts) cross-sectional TEM-beeld van de TiN/HfO2/Hf geheugencel. 3/5

De invloed van programmeergeschiedenis en metaal-oxide interface De onderzoekers konden voor de eerste keer aantonen dat de retentie in de LRS-toestand afhangt van de programmeergeschiedenis van de

4 De invloed van programmeergeschiedenis en metaal-oxide interface De onderzoekers konden voor de eerste keer aantonen dat de retentie in de LRS-toestand afhangt van de programmeergeschiedenis van de geheugencel. Zo vonden ze bijvoorbeeld dat het gebruik van een korte reset-puls met grote amplitude, in combinatie met een lange set-puls de LRS-retentie sterk kan verbeteren. Ze toonden ook aan dat het mogelijk is om de overtollige zuurstofionen te verwijderen door korte set/reset-cycli te herhalen. Ook de vertraging tussen set- en reset-pulsen speelt een belangrijke rol. Wanneer set-programmering onmiddellijk na de reset wordt toegepast, is de retentie slechter dan in geval een vertraging tussen beide wordt voorzien. In de praktijk betekent dit dat slimme schrijfalgoritmes nodig zullen zijn om te vermijden dat dezelfde bit herhaaldelijk op korte tijd wordt geschreven. Experimenten met de HfO2/Hf-stapel in de HRS-toestand suggereren dat retentiefaling in de HRS-toestand niet beheerst wordt door de concentratie van overblijvende zuurstofionen in het geleidend filament. De resultaten werden door modelleerwerk ondersteund (zogenaamde hourglass retentie-simulaties). Daarnaast werden ook oplossingen vanuit de materiaalkant voorgesteld om dataretentie te verbeteren. De experimenten zijn gebaseerd op een eerdere veronderstelling dat retentie sterk afhankelijk is van het profiel van de chemische potentiaal van zuurstof (meer specifiek, de asymmetrie van het profiel) langsheen het geleidend filament. Om dit aan te tonen hebben de onderzoekers een OxRRAM-stapel gemaakt waarin de Hf-elektrode vervangen was door een Ti- kap die een minder goede profiel-asymmetrie vertoont. De testen met de Ti-overkapping resulteerden inderdaad in een slechtere dataretentie. Dit toont aan dat een stapel met geoptimaliseerd chemisch potentiaal profiel nodig is voor een betere dataretentie. Een OxRRAM-stapel met betere dataretentie, voor embedded toepassingen Dit experimenteel en modelleer-werk heeft bijgedragen tot het beter begrijpen van de falingsmechanismen van OxRRAM dataretentie. Op basis van deze resultaten hebben de imeconderzoekers een geoptimaliseerde OxRRAM-stapel voorgesteld, gebaseerd op een TaOx/Tasysteem met ideaal chemisch-potentiaal profiel. De nieuwe stapel, in combinatie met een geoptimaliseerde programmeersequentie, vertoont een veel betere dataretentie in vergelijking met de HfOx-gebaseerde OxRRAM-cel, zowel voor de LRS- als de HRS-toestand. De resultaten werden bevestigd door conventionele device-to-device -retentietesten. De nieuwe cel is ook compatibel met thermische stress in de back-end-of-line. 4/5

5 Lange-termijn retentietest (device-to-device) tot 30 dagen van (a) een TaOx-gebaseerde stapel voor embedded toepassingen en (b) een referentie HfO2-gebaseerde stapel. De resultaten tonen een verbeterde dataretentie voor de geoptimaliseerde TaOx-gebaseerde stapel, zowel in de LRS als de HRS toestand. * Statistical investigation of the impact of program history and oxide-metal interface on OxRRAM retention, C.Y Chen (imec en KU Leuven); A. Fantini, R. Degraeve, A. Redolfi, G. Groeseneken, L. Goux en G.S. Kar (imec), 2016 IEDM conferentie. 5/5

Vergelijkbare documenten

Belangrijke stap in de realisatie van het storage class type geheugen

Editie oktober 2017 Semiconductor technology & processing Belangrijke stap in de realisatie van het storage class type geheugen Met een nieuwe thermisch stabiele selector op basis van SeGe brengt imec