Memory Management. Virtual Memory. Eisen Memory Management. Verdelen geheugen over meerdere processen
|
|
|
- Matthias van der Wal
- 9 jaren geleden
- Aantal bezoeken:
Transcriptie
1 Memory Management Process control information Entry point to program Process Control Block Verdelen geheugen over meerdere processen Program Branch instruction Virtual Memory Data Reference to data Processen samen gebruiken meer geheugen dan fysiek aanwezig. Current top of stack Stack Figure 7.1 Addressing Requirements for a Process Eisen Memory Management Relocation verwijzingen in code & data Protection zowel tussen processen, als binnen 1 process hardware ondersteund Sharing code (libraries) data Program Process Control Block Program Logical Organisation lineair (1-D) adresruimte modulair (n-d) (using segmentation) Physical Organisation moving information between main & secondary memory (RAM & disk) Data Object Code Figure 7. Data Stack Process image in main memory The Loading Function OS hangt erg van HARDWARE af wat betreft memory management!! 2 2-1
2 Absolute Loading Absolute/fysieke addressen in load module (door programmeur of linker) Module moet op vaste plek in fysieke geheugen Relocatable Loading Relatieve addressen in load module (tov. begin vd module of de PC) Loader vertaald relatieve naar absolute adressen (met relocation dictonary) Module kan op elke plek, maar na swappen terug op dezelfde plek (Waarom?) 3 4 Relative address Dynamical Run-Time Loading Base Register Process Control Block Alle adressen relatief tov begin programma, ook tijdens executie. Bounds Register Adder Comparator Absolute address Program Vertaling van symbolische adressen naar fysieke adressen gebeurt run-time. Interrupt to operating system Data Hardware ondersteund. (Waarom?) Stack Process image in main memory Figure 7.8 Hardware Support for Relocation 5 5-1
3 Memory Partitioning Memory Management Meerdere processes delen hoofdgeheugen dmv: Partitioning: fixed, dynamic, buddy Paging Segmentation Verdeel geheugen in stukken. Geeft elk process een stuk. Geef OS zelf een vaste stuk. Partitioning: Hoe verdelen we het geheugen in stukken? Placement Algorithm Welke process komt waar? 6 7 Fixed Partitioning Verdeel geheugen in vaste partities. Probleem: voor individueel partitie te klein: overlays nodig. partitie te groot: internal fragmentation Beperkte verbetering: vaste partities van verschillende grootte. Plaatsingsalgoritme bij gelijke partities: triviaal. bij ongelijke partities: zoveel mogelijk processen, of zo min mogelijk fragmentatie? Nadelen: interne fragmentatie aantal partities limiteert aantal processen Operating System (a) Equal-size partitions Operating System 2 M 4 M 6 M M 16 M (b) Unequal-size partitions 8 Figure 7.2 Example of Fixed Partitioning of a 64 Mbyte Memory 8-1
4 Dynamic Partitioning Operating System Kies partities dynamisch, afhankelijk van de grootte process image. Operating System New Processes Figure 7.3 Memory Assignment for Fixed Partitioning Probleem: external fragmentation Oplossing: compaction kost veel CPU-tijd! en vereist relocatable loading Plaatsingsalgoritme: first fit (simpel, snelste & beste) next fit best fit (meestal het slechste!!) New Processes Paging 8K K First Fit 8K K Verdeel geheugen in frames van vaste grootte. Verdeel proces in pages van dezelfde grootte. Geef process zoveel frames als nodig. Last allocated block (K) 22K 18K Best Fit 6K 2K Per process: pages. page table vertelt plaats van 8K 6K Allocated block 8K 6K symbolic address = page number + offset berekening fysiek adres runtime. K Free block K weinig interne fragmentatie Next Fit enkel in laatste frame 36K (a) Before 20 K (b) After geen externe fragmentatie Later meer over de implementatie hiervan Figure 7.5 Example Memory Configuration Before and After Allocation of 16 Kbyte Block
5 Frame number (a) Fifteen Available Pages 4 B.0 5 B.1 6 B.2 7 C.0 8 C.1 9 C.2 10 C.3 (d) Load Process C (b) Load Process A C.0 8 C.1 9 C.2 10 C.3 (e) Swap out B 4 B.0 5 B.1 6 B (b) Load Process B 4 D.0 5 D.1 6 D.2 7 C.0 8 C.1 9 C.2 10 C.3 D.3 D.4 (f) Load Process D Figure 7.9 Assignment of Process Pages to Free Frames 10-1 Logical address = Segment# = 1, = 752 Logical address = Page# = 1, = Relative address = Segment bytes Page Page 1 User process (2700 bytes) Segment bytes Internal fragmentation Page 2 (c) Segmentation (a) Partitioning (b) Paging (page size = 1K) Figure 7. Logical Addresses bit page # 16-bit logical address 10-bit offset bit segment # Process page table 16-bit logical address -bit offset (a) Paging bit physical address Length Base Process segment table (b) Segmentation 16-bit physical address 10-3 Figure 7. Examples of Logical-to-Physical Address Translation Segmentation Programma verdeeld in segments van verschillende lengte. Er is een maximale segment lengte. Per process: segment table vertelt plaats van segments. symbolic address = segment number + offset geen interne fragmentatie wel externe fragmentatie zoals bij dynamic partitioning, maar minder Segmenten zichtbaar voor programmeur, pages niet.
6 Voordelen van Segmenten n-d ipv 1-D adresruimte, nuttig voor onafhankelijk groeiende datastructuren bijv. relocation per segment protectie per segment bijv rx voor code, wr voor data sharing bijv library code independent compilation, without relinking or reloading System met enkel segmentation worden schaars. Meestal: Segmentation & Paging Gebruik voor elk segment weer paging. Voordelen van beide. Bijv. MULTICS, 80486, Pentium. Virtual Memory Page Number Bij paging (en bij segmentation): Page Table Entry P MOther Control Bits Frame Number (a) Paging only symbolische addressen, vertaling naar fysieke addressen run-time. Segment Number Segment Table Entry P MOther Control Bits Length Segment Base proces image opgedeeld in stukken die op willekeurige posities in main memory staan (b) Segmentation only Hierdoor is virtual memory mogelijk: Segment Number Page Number zet sommige pages op disk! Segment Table Entry Other Control Bits Length Segment Base Page Table Entry P MOther Control Bits Frame Number (c) Combined segmentation and paging P= present bit M = Modified bit by page fault - verwijzing naar page op disk - haal page van disk (en zet evt. andere (welke?) weg) NB: Wat is het verschil met swappen? Figure 8.2 Typical Memory Management Formats -1
7 Voordeel: virtual memory groter dan real memory, dus proces kan groter zijn dan fysiek geheugen meer processen kunnen tegelijk draaien (want processes samen kunnen groter zijn dan fysiek geheugen) Extra informatie in page table: present-bit staat page in main memory? modify-bit is page veranderd sinds-ie van disk is gehaald? Maar werkt virtual memory wel? Swappen van pages kost tijd. Als dit te vaak gebeurt: thrashing. Gelukkig: meeste code & data referenties zijn in de buurt : principle of locality. resident set: geheugen pages van een process in working set pages van een process die gebruikt worden tijdens periode De hoop is dat meestal working set resident set Implementatie Virtual Memory Page Frame Hangt voor groot deel nauw met hardware samen! implementatie page tables berekening fysieke adressen keuze van page grootte Stallings 8.1 Verder nog puur software in OS: algoritmen voor ophalen & wegzetten van pages: fetch, placement en replacement policies Stallings 8.2 Page # Frame # Register Page Table Ptr Page Table P# + Frame # Program Paging Main Memory Figure 8.3 Address Translation in a Paging System
8 Implementatie Page Tables Page tables zijn groot! (Virtual adress space is groot: 2 32, Page size meestal 4k. Hoe groot kan de page table dan zijn?) Oplossing: page de page table. 2-level page table (80386, pentium) 3-level page table (Sparc) NB. deel vd page table op disk. Mogelijk double page faults Andere oplossing: inverted page table. Niet bijhouden waar elke virtual page staat, maar voor elke fysieke frame bijhouden welke virtual page erin staat. (PowerPC) Grootte tabel is nu #fysieke frames ipv #virtual pages. Page # Page Table Page # Entry Chain (hash) Frame # Frame # Inverted Page Table Real Address Hash Table Figure 8.4 Inverted Page Table Structure Translation Lookaside Buffer (TLB) 1 virtual memory reference vereist 2 fysieke. Maar we willen dit SNEL doen. Secondary Memory Oplossing: Maak een cache voor de page table, Translation Lookaside Buffer (TLB) Behalve page fault kan er nu ook een TLB miss optreden. NB. De fysieke locatie van een page kan nu in TLB, of in page table in main memory, of in page table op disk Main Memory Translation Lookaside Buffer TLB hit Load page Page Table Frame # Real Address Figure 8.5 Use of a Tranlation Lookaside Buffer staan 19 Page # TLB miss Page fault 19-1
9 Welke page size is optimaal? Veel factoren hardware: TLB,... grootte & snelheid geheugen, disk, Trends: Real memory steeds groter software: locality, allocated frames per proces,... Kleinere pages betekent minder interne fragmentatie grotere page tables dus meer ervan op disk meer double page faults inefficienter laden van disk meer TLB misses maar niet noodzakelijk meer page faults! Grotere pages minder pages & minder profijt locality, totdat bijna hele proces 1 page wordt. 20 Locality neemt af, door OO & multithreading Oplossingen? grotere TLB (maar TLB zullen minder groeien dan geheugen) grotere pages (maar kan averechts werken) Trend: meerdere pagina groottes (bijv. SPARC, Pentium) 21
Geheugen en Adressering. Binding. Binding (2) Logische en Fysieke adresruimten. relocatie register. Dynamic loading
Geheugen en Adressering Binding Geheugen (main memory, primary storage) is noodzakelijk voor de uitvoering van programma's. te beschouwen als array van adresseerbare bytes (of woorden). verschillende processen
Geheugenbeheer. ICT Infrastructuren 2 december 2013
Geheugenbeheer ICT Infrastructuren 2 december 2013 Doelen van geheugenbeheer Reloca>e (flexibel gebruik van geheugen) Bescherming Gedeeld/gemeenschappelijk geheugen Logische indeling van procesonderdelen
Virtueel Geheugen en demand paging (1)
Virtueel Geheugen en demand paging (1) Programma's zijn vaak niet in hun geheel in het geheugen nodig, vanwege: zelden gebruikte onderdelen groter gedeclareerde arrays dan nodig als programma helemaal
Computerarchitectuur. App. B. Review of Memory Hierarchy
Computerarchitectuur App. B. Review of Memory Hierarchy Kristian Rietveld http://ca.liacs.nl/ Caching De memory wall is een zeer groot probleem dat vraagt om oplossingen. De gebruikelijke oplossing is
Hoofdstuk 3: Processen: Beschrijving en Besturing. Wat is een proces? Waarom processen? Wat moet het OS ervoor doen? Is het OS zelf een proces?
Hoofdstuk 3: Processen: Beschrijving en Besturing Wat is een proces? Waarom processen? Wat moet het OS ervoor doen? Is het OS zelf een proces? 1 Wat is een proces? Een proces is een programma in uitvoering
Tentamen 17 augustus 2000 Opgaven Computerarchitectuur
Tentamen 17 augustus 2000 Opgaven - 1 - Computerarchitectuur Tentamen Computerarchitectuur (213005) 17 augustus 2000 2 bladzijden met 5 opgaven 3 antwoordbladen Het raadplegen van boeken, diktaten of aantekeningen
Computerarchitectuur en netwerken. Memory management Assembler programmering
Computerarchitectuur en netwerken 2 Memory management Assembler programmering Lennart Herlaar 10 september 2018 Inhoud 1 Protectie: Hoe het O.S. programma s tegen elkaar kan beschermen modes memory management
Centrale begrippen hoofdstuk 3. Waarom multiprogramming? Vandaag. processen proces state: running, ready, blocked,... Vragen??
Vragen?? Vandaag Hoofdstuk 4: threads (tentamenstof : 4.1 t/m 4.2) Kleine Opgaven 4.1 (niet alleen ja of nee, ook waarom!) en 4.4 inleveren maandag Centrale begrippen hoofdstuk 3 processen proces state:
Computerarchitectuur en netwerken. Memory management Assembler programmering
Computerarchitectuur en netwerken 2 Memory management Assembler programmering Lennart Herlaar 12 september 2016 Inhoud 1 Protectie: Hoe het O.S. programma s tegen elkaar kan beschermen modes memory management
slides2.pdf April 12,
Werking van CPU CSN CS2 CPU, I/O en Memory management Piet van Oostrum 12 april 2002 De ALU kan alleen eenvoudige operaties uitvoeren (bijv. twee getallen optellen, vermenigvuldigen of testen of iets >
' Het tentamen is gesloten boek, dus het is niet toegestaan om het tekstboek, slides of eigen gemaakte aantekeningen te gebruiken.
Tentamen Operating Systems Dinsdag 14 juni 2016,10:00-13:00 Examinator: dr. K. F. D. Rietveld ' Het tentamen is gesloten boek, dus het is niet toegestaan om het tekstboek, slides of eigen gemaakte aantekeningen
Computertechniek vorige examens
Computertechniek vorige examens Examen 2009 Groep 1 1. Geef de 2 manieren waarop de adressen van de I/O-module in de adresruimte geïntegreerd kunnen zijn. (memory-mapped en isolated dus) 2. Wat is post-indexering?
ICT Infrastructuren: Processen en Threads. 18 november 2013 David N. Jansen
ICT Infrastructuren: Processen en Threads 18 november 2013 David N. Jansen Datum en Ajd van werkcollege na overleg met de aanwezigen: donderdag 8:45 10:30 Leerdoel voor vandaag. Stallings hoofdst 2 4 Hoofddoelen
Belangrijkste ideeën/concepten uit OS, incl. proces
Operating System Overview (Hfst 2) Wat is een OS? Wat was een OS? Evolutie van OS. OS als virtuele machine OS als beheerder van hulpbronnen (resources) Belangrijkste ideeën/concepten uit OS, incl. proces
Tentamen Computersystemen
Tentamen Computersystemen baicosy6 2e jaar bachelor AI, 2e semester 21 oktober 213, 9u-11u OMHP D.9 vraag 1 Van een Single Cycle Harvard machine hebben de componenten de volgende propagation delay time:
Computerarchitectuur. Terugblik / discussie / oefenopgaven
Computerarchitectuur Terugblik / discussie / oefenopgaven Kristian Rietveld http://ca.liacs.nl/ Trends & Performance Voorkennis We bouwden een 4-bit microprocessor bij Digitale Technieken. Bij computerarchitectuur
Computerarchitectuur en netwerken Toets 1 4 okt
11.00 13.00 De open vragen moet je beantwoorden op tentamenpapier. De multiple-choice antwoorden moet je op het vragenblad invullen in de rechtervakjes en dat blad inleveren. Schrijf je naam, studentnummer
Hyper-V vs ESX in het datacenter
Hyper-V vs ESX in het datacenter Gabrie van Zanten www.gabesvirtualworld.com GabesVirtualWorld.com Welke hypervisor voor het datacenter? Virtualisatie is volwassen geworden Virtualisatie in het datacenter
Het begrip 'Proces' Proces-toestand
Het begrip 'Proces' Een proces is de uitvoering van een programma Bij een proces hoort een programma (de code) Program Counter (Instructiewijzer) stack data (data sectie) twee of meer processen kunnen
High Availability & Disaster Recovery
Disaster Recovery Problematiek en denkpistes voor oplossingen Cevi Usernamiddag 8 december 2009 9 december 2009 Cevi bedrijfspresentatie High Availability & Disaster Recovery Een theoretische benadering
computerarchitectuur antwoorden
2017 computerarchitectuur antwoorden F. Vonk versie 1 2-8-2017 inhoudsopgave hardware... - 3 - CPU... - 3 - bussen... - 4 - bridges... - 4 - RAM... - 4 - hardware architectuur... - 5 - Dit werk is gelicenseerd
Inleiding Practicum Operating Systems
Inleiding Practicum Operating Systems Mattias Holm & Kristian Rietveld Doel - In komende 3 practica zullen we gaan werken met een custom OS. - Kort introduceren van: - Hardware. - Kernel. - Tools. - De
Inhoudsopgave: Whisper380-computerhulp
Versie: 1.0 Gemaakt door: Whisper380 Eigenaar: Datum: 17-10-2010 Inhoudsopgave: Inhoudsopgave:... 2 Het programma downloaden.... 3 Het programma downloaden... 4 De installatie van het programma... 6 Het
Uitwerking oefententamen Computerarchitectuur December 2016
Uitwerking oefententamen Computerarchitectuur December 2016 I.a. De overall CPI kan worden berekend met de formule n IC i CPI Instruction count CPI i voor de ratio vullen we telkens de geven frequentie
Virtualizatie bij SIN
Virtualizatie bij SIN Inhoud 1 Waarom...2 2 Mogelijkheden:...2 3 Features:...2 3.1 Xen server...2 3.2 HyperV...3 3.3 ESXi...3 4 Pros Cons voor SIN:...3 4.1 Xen Server...3 4.2 HyperV...3 4.3 ESXi...3 5
High Performance Computing
High Performance Computing Kristian Rietveld ([email protected], kamer 138) Groep Computer Systems High-Performance Computing Optimizing compilers (generieke codes, maar ook specifieke rekenkernels). Parallel
TECHNISCHE UNIVERSITEIT EINDHOVEN ComputerSystemen Deeltentamen B (weken 6..9) vakcode 2M208 woensdag 19 Maart 2003, 9:00-10:30
TECHNISCHE UNIVERSITEIT EINDHOVEN ComputerSystemen Deeltentamen B (weken 6..9) vakcode 2M208 woensdag 19 Maart 2003, 9:00-10:30 Algemene opmerkingen (lees dit!): - Dit tentamen duurt ANDERHALF UUR! - Dit
Debugging in embedded en native systemen met GDB
Debugging in embedded en native systemen met GDB A.M. ten Doesschate July 15, 2015 Abstract Een korte beschrijving : intro gebruik met welke tools en hulpmiddelen van de GDB setup en een summier aantal
TI-2720 Operating System Concepten. 21 januari 2013, uur. docent: H.J. Sips. Dit is een tentamen met 9 open vragen
TECHNISCHE UNIVERSITEIT DELFT Faculteit EWI, Afdeling SCT Sectie Parallelle en Gedistribueerde Systemen Ty Delft TI-2720 Operating System Concepten 21 januari 2013, 14.00-17.00 uur. docent: H.J. Sips Dit
Hoofdstuk 7. Computerarchitectuur
Hoofdstuk 7 Computerarchitectuur 1 controlebus CPU MEMORY I/O databus adresbus Figuur 71 Schematische opbouw van een computersysteem 8 Figuur 72 Een busverbinding Buslijn Out E A In Out E B In Out E C
in1671 - Operating System Concepten
in1671 - Operating System Concepten drs J.W.J. Heijnsdijk Faculteit EWI, kamer 09.280 (Mekelweg 4) tel. 85804 email: [email protected] 2005 1-1 Doel van een Operating System Wat is een Operating
in1671 - Operating System Concepten Doel van een Operating System Interrupts 3-Lagen model spooling (Simultaneous Peripheral Operation On Line)
in1671 - Operating System Concepten Doel van een Operating System drs J.W.J. Heijnsdijk Faculteit EWI, kamer 09.280 (Mekelweg 4) tel. 85804 email: [email protected] Wat is een Operating System?
Van Poort tot Pipeline. Ben Bruidegom & Wouter Koolen-Wijkstra AMSTEL Instituut Universiteit van Amsterdam
Van Poort tot Pipeline Ben Bruidegom & Wouter Koolen-Wijkstra AMSTEL Instituut Universiteit van Amsterdam Van Poort tot Pipeline Pipeline processor One cycle machine Calculator File of registers Assembly
Computerarchitectuur. H&P Appendix A: Instruction Set Principles
Computerarchitectuur H&P Appendix A: Instruction Set Principles Kristian Rietveld http://ca.liacs.nl/ Instruction Sets Een processor moet precies worden verteld wat deze moet doen. Dit staat opgeschreven
VMware vsphere 5. What s New! Bram de Laat, Marek Zdrojewski, Jan van Leuken
VMware vsphere 5 What s New! Bram de Laat, Marek Zdrojewski, Jan van Leuken ESXi firewall Hardware versie 8 Limieten weer hoger: 32 vcpu s (Multi-core Virtual CPU Support) Max 1TB ram HD Audio USB 3.0
DALISOFT. 33. Configuring DALI ballasts with the TDS20620V2 DALI Tool. Connect the TDS20620V2. Start DALISOFT
TELETASK Handbook Multiple DoIP Central units DALISOFT 33. Configuring DALI ballasts with the TDS20620V2 DALI Tool Connect the TDS20620V2 If there is a TDS13620 connected to the DALI-bus, remove it first.
FAT32 disk structuur 2007 stam.blogs.com
FAT32 disk structuur 2007 stam.blogs.com Master Boot Record De Master Boot Record is vrijwel hetzelfde voor alle besturingssystemen. Het ligt binnen de eerste sector van de harddisk: Cylinder 0, Head 0,
Bestandssystemen. yvan vander sanden. 16 maart 2015
Bestandssystemen yvan vander sanden 16 maart 2015 Bij elk operating system is het belangrijk te begrijpen hoe schijven en bestandssystemen werken. Schijven moeten geformatteerd worden met een specifiek
Technische Specificaties nieuwe Unix Applikaties
Technische Specificaties nieuwe Unix Applikaties In 2010 werden 7 Unix servers geconsolideerd naar een nieuwe Unix omgeving, waar gebruik gemaakt wordt van srp s (vergelijkbaar met zone, of container).
Proeftentamen in1211 Computersystemen I (Opm: de onderstreepte opgaven zijn geschikt voor de tussentoets)
TECHNISCHE UNIVERSITEIT DELFT Faculteit Informatietechnologie en Systemen Afdeling ISA Basiseenheid PGS Proeftentamen in1211 Computersystemen I (Opm: de onderstreepte opgaven zijn geschikt voor de tussentoets)
AE1103 Statics. 25 January h h. Answer sheets. Last name and initials:
Space above not to be filled in by the student AE1103 Statics 09.00h - 12.00h Answer sheets Last name and initials: Student no.: Only hand in the answer sheets! Other sheets will not be accepted Write
informatica. hardware. overzicht. moederbord CPU RAM GPU architectuur (vwo)
informatica hardware overzicht moederbord CPU RAM GPU architectuur (vwo) 1 moederbord basis van de computer componenten & aansluitingen chipset Northbridge (snel) Southbridge ("traag") bussen FSB/HTB moederbord
Bouwstenen voor PSE. Datatypes en Datastructuren
Bouwstenen voor PSE Datatypes en Datastructuren Definitie Datatype Klasse van dataobjecten tesamen met operaties om ze te construeren, te manipuleren en te verwijderen. Een datatype omvat een specificatie
Arjen Glas Stage: Viaict. Opdracht virtualisatie I44
Arjen Glas Stage: Viaict Opdracht virtualisatie I44 Inhoud Software... 3 Wat wordt er gevirtualiseerd... 4 Hardware... 6 Opslag... 7 Fouttolerantie. High availability, Scalability... 8 Verdere relevante
RAM optimaliseren: Cacheman
RAM optimaliseren: Cacheman Windows beheert het geheugen op haar eigen manier, zonder dat u daar in principe veel invloed op heeft. Het programma Cacheman van Outertech kan daar verandering in brengen.
Digitale technieken Deeltoets II
Digitale technieken Deeltoets II André Deutz 11 januari, 2008 De opgaven kunnen uiteraard in een willekeurige volgorde gemaakt worden geef heel duidelijk aan op welke opgave een antwoord gegegeven wordt.
INHOUD. KHLim dep IWT MeRa 1/22
INHOUD 1.Aanmaken van een nieuw S7 project... 2 1.1 Openen van een nieuw project.... 2 1.2 invoegen van een S7 station... 2 1.3 openen van de hardware... 3 1.4 Invoegen van een Rack... 3 1.5 Downloaden
Hoofdstuk 19. Embedded systemen
Hoofdstuk 19 Embedded systemen 1 r0 r1 r2 r3 r4 r5 r6 r7 r8 r9 r10 r11 r12 r13 r14 r15(pc) NZCV CPSR Figuur 19.1: ARM-programmeermodel. Byte 0 Byte 1 Byte 2 Byte 3 Byte 3 Byte 2 Byte 1 Byte 0 Figuur 19.2:
Inleiding Practicum Operating Systems
Inleiding Practicum Operating Systems Mattias Holm & Kristian Rietveld Tot nu toe Shell: verkennen interface tussen user-space en kernelspace. User space System calls Kernel space Doel van deze presentatie
Hoe werkt een computer precies?
Hoe werkt een computer precies? Met steun van stichting Edict Ben Bruidegom & Wouter Koolen-Wijkstra AMSTEL Instituut Universiteit van Amsterdam Overview Introductie SIM-PL Simulatietool voor werking computer
DB architectuur. [email protected]
DB architectuur [email protected] DB - logisch perspectief - DB - fysisch perspectief - DBMS Fysische details van databank beheren Zodat gebruiker zich enkel om logische perspectief moet
CPU scheduling : introductie
CPU scheduling : introductie CPU scheduling nodig bij multiprogrammering doel: een zo hoog mogelijke CPU-bezetting, bij tevreden gebruikers proces bestaat uit afwisselend CPU-bursts en I/O-bursts lengte
scc = b) CD AB
Computerarchitectuur en -organisatie (213030) Dinsdag 21 januari 2040, 13.30 17.00 uur 7 bladzijden met 8 opgaven 4 bladzijden met documentatie Let op: Vul het tentamenbriefje volledig in (d.w.z. naam,
Flex_Rooster WERKBOEK. INTRODUCTIE iseries. Dit werkboek is eigendom van ICS opleidingen en mag niet worden meegenomen.
Flex_Rooster WERKBOEK INTRODUCTIE iseries Dit werkboek is eigendom van ICS opleidingen en mag niet worden meegenomen. ICS Opleidingen Niets uit deze uitgave mag worden verveelvoudigd en/of openbaar gemaakt
Proeftentamen in1211 Computersystemen I (NB de onderstreepte opgaven zijn geschikt voor de tussentoets)
TECHNISCHE UNIVERSITEIT DELFT Faculteit Informatietechnologie en Systemen Afdeling ISA Basiseenheid PGS Proeftentamen in1211 Computersystemen I (NB de onderstreepte opgaven zijn geschikt voor de tussentoets)
FRAME [UPRIGHT MODEL] / [DEPTH] / [HEIGHT] / [FINISH] TYPE OF BASEPLATE P Base plate BP80 / E alternatives: ZINC finish in all cases
FRAME XS UPRIGHT BASE PLATE UPRIGHT HORIZONTAL PROFILE DIAGONAL PROFILE DESCRIPTION A vertical structure consisting of 2 uprights, joined by a system of bracing profiles, and base plates intended to support
Hoofdstuk 18. Embedded systemen
Hoofdstuk 18 Embedded systemen 1 r0 r1 r2 r3 r4 r5 r6 r7 r8 r9 r10 r11 r12 r13 r14 r15(pc) NZCV CPSR Figuur 18.1 ARM-programmeermodel Byte 0 Byte 1 Byte 2 Byte 3 Byte 3 Byte 2 Byte 1 Byte 0 Figuur 18.2
Stappen om EduVPN te activeren:
EduVPN onder Ubuntu 16.04 Helaas is de network manager van Ubuntu 16.04 niet in staat met de ovpn file van eduvpn om te gaan. Ook is de standaard openvpn die Ubuntu uitlevert niet de laatste versie. Stappen
18 Embedded systemen 1
18 Embedded systemen 1 r0 r1 r2 r3 r4 r5 r6 r7 r8 r9 r10 r11 r12 r13 r14 r15(pc) NZCV CPSR Figuur 18.1 ARM-programmeermodel Byte 0 Byte 1 Byte 2 Byte 3 Byte 3 Byte 2 Byte 1 Byte 0 Figuur 18.2 Endian conversie
Het digitaliseren van archieffilms. Giovanna Fossati Conservator, Filmmuseum TAPE, 20 september 2007
Het digitaliseren van archieffilms Giovanna Fossati Conservator, Filmmuseum TAPE, 20 september 2007 Index i algemene principes i werktraject: hardware en software i digitale restauratie i digitale conservering
SCSI INSTALLATIE. Bij een SCSI netwerk tussen bijvoorbeeld 2 BERT interfaces en 1 Harddisk. Terminator geen Terminator Terminator.
SCSI INSTALLATIE Deze B.E.R.T. SCSI-Interface heeft een MSX-DOS 2.32 ingebouwd. Wanneer de SELECT-toets tijdens het opstarten ingedrukt wordt gehouden, wordt MSX-DOS 2.32 niet geinitialiseerd. Wanneer
Multi user Setup. Firebird database op een windows (server)
Multi user Setup Firebird database op een windows (server) Inhoudsopgave osfinancials multi user setup...3 Installeeren van de firebird database...3 Testing van de connectie met FlameRobin...5 Instellen
Standard Parts Installatie Solid Edge ST3
Hamersveldseweg 65-1b 3833 GL LEUSDEN 033-457 33 22 033-457 33 25 [email protected] www.caap.nl Bank (Rabo): 10.54.52.173 KvK Utrecht: 32075127 BTW: 8081.46.543.B.01 Standard Parts Installatie Solid Edge ST3
Handleiding VirtualBox
Pagina 1 van 18 Handleiding VirtualBox Inhoud 1) Wat is VirtualBox?... 2 2) Installatie... 2 3) Schermopbouw VirtualBox... 6 4) Downloaden van Linux ISO... 7 5) Virtuele Machine aanmaken... 7 6) Besturingssysteem
Digitale technieken Microprocessoren
Digitale technieken Microprocessoren ir. Patrick Colleman Inhoudstafel Inhoudstafel. Afkortingen. Inleiding - voorwoord 1 Hoofdstuk 1 : Voorstelling van getallen en karakters. 2 1.1 Voorstelling van binaire
computerarchitectuur F. Vonk versie
2017 computerarchitectuur F. Vonk versie 1 2-8-2017 inhoudsopgave 1. inleiding... - 3-2. hardware... - 4-3. moederbord... - 5-4. CPU... - 7-5. bussen... - 12-6. bridges... - 15-7. RAM... - 16-8. hardware
