VLSI: PCB-project. Koen Douterloigne - BE2 ICT Daan Pareit - BE2 ICT Steven Werbrouck - BE2 ECS

Transcriptie

1 VLSI: PCB-project Koen Douterloigne - BE2 ICT Daan Pareit - BE2 ICT Steven Werbrouck - BE2 ECS Ontwerpen van de layout in OrCad 1.1 Opbouw SiP Onze eerste logische keuze is de microdisplay bovenaan te leggen. De bovenkant wordt dus de COB-laag met de naakte chips, bij ons enkel de microdisplay. Vervolgens gebruiken we de onderkant voor de SMD-componenten (de connector, de LVDS, de condensatoren en weerstanden). In de MCM-template die we laden wordt als eerste binnenlaag de massa gekozen en als tweede de voeding. Om de afstand tussen het massavlak en de microstriplijntjes niet te groot te maken, draaien wij deze echter om. We willen zo mogelijke interferentie beperken. Bovendien zou een grotere hoogte tussen baantjes en grondvlak leiden tot bredere baantjes. Dit zou voor problemen zorgen bij de interconnecties. 1.2 Microstrip Figuur 1: parameters bij een microstrip Voor de verbindingen met de connector worden de LVDS paren als microstrips geïmplementeerd. De ontwerpregels schrijven een minimale S van 100 µm voor. De relatieve permittiviteit ɛ r voor de prepeg bedraagt 4.5. De dikte van de prepeg laag bedraagt h = 210 µm. De koperdikte op de laag van de connector en de LVDS bedraagt t = 42.5 µm. Deze waarden worden alle verklaard in sectie (2). Bij het dimensioneren van deze microstrips moeten we nu rekening houden met het onderetsen tijdens de fabricage. De onderets onderstellen we ongeveer gelijk aan de dikte van de koperlaag. We hebben dus langs beide kanten van onze baantjes een vermindering in breedte met t. Onze baantjes hebben dus een effectieve breedte W eff = W 2t. Hierdoor wijzigt ook 1

2 de tussenafstand van de baantjes. Deze wordt nu S eff = S + 2t. Vullen we deze waarden nu in in onderstaande formule 1 ( ) Z DIF F 2Z e 0.96 S eff h (1) ( ) ( ) 60 Ω ɛr ln 4h e 0.96 S eff h 0.67(0.8W eff + t) (2) = 100 Ω (3) Dan bekomen we W 302 µm. 1.3 Microdisplay In de bibliotheek staat de microdisplay op de BOTTOM-laag, maar de bondvlakken van de microdisplay zelf staan ook op deze laag. Daardoor zou OrCad bijvoorbeeld zijn kopervlakken aanpassen opdat deze geen verbinding maken met die bondvlakken. Dit is echter helemaal niet nodig, vermits die bondvlakken zich aan de bovenkant van de microdisplay bevinden. Het is de bedoeling dat deze bondvlakken dan gewirebond worden naar bondpaden op de PCB. Om dit euvel te verhelpen passen we de library aan en plaatsen we de bondvlakken van de microdisplay op de ASB-laag (assembly voor de bottom). Wegens de beperkingen van de Lite-editie van OrCad 9.2 kunnen we niet zomaar 20 bondvlakjes op onze PCB aanbrengen omdat we beperkt zijn tot 15 componenten. We lossen dit op door in de library een nieuwe component aan te maken. Deze bevat onze 20 bondvlakjes, maar telt slechts mee als 1 component. Op die manier kunnen we toch voldoen aan de opgave om deze 20 microdisplaypaden te verbinden. 1.4 Via s en tracks We zorgen ervoor, conform de ontwerpregels in de cursus, dat de minimum drill diameter 0.2 mm bedraagt en de minimum land size 0.5 mm. De via s voor POWER en GND kunnen we groter maken voor een beter contact en een hogere yield. We plaatsen ook 3 grote thermische via s om de warmte van de microdisplay af te voeren. De trackspacing is minimum 0.1 mm. De minimum track-land spacing en de minimum trackbreedte bedragen eveneens 0.1 mm. Waar mogelijk probeerden we de tracks wat te verbreden voor een hogere yield. De tracks van de connector naar de LVDS werden geïmplementeerd als microstrips zoals reeds vermeld in hoofdstuk 1 p. 10 uit de cursus 2

3 1.5 Layout en maskers Figuur 2: TOP, PWR, GND en BOTTOM in OrCad Figuur 3: TOP en BOTTOM in OrCad 3

4 Figuur 4: detail van de bondvlakjes op de PCB voor de microdisplay in OrCad Figuur 5: Gerber masker voor de TOP 4

5 Figuur 6: Gerber masker voor de PWR Figuur 7: Gerber masker voor de GND 5

6 Figuur 8: Gerber masker voor de BOTTOM 2 Fabricage Figuur 9: 4 layer SiP Eerst zullen de binnenlagen vervaardigd worden. Deze bestaan uit een laminaat van 710 µm (C-stage FR4) met aan beide kanten een koperfolie van 17.5 µm dik. 2 Met behulp van een masker van fotolakpatroon wordt dan een patroon hierin geëtst. De bovenkant is onze voedingslaag, de onderkant onze massalaag. Aan beide zijden wordt dan een prepeg-laag (B-stage FR4) toegevoegd van 210 µm. Daarna wordt nog aan beide zijden een koperfolie van 17.5 µm toegevoegd. De bovenzijde 2 Als alternatief is ook een dikte van 35 µm een courante waarde. 6

7 wordt onze COB-laag met de naakte chips (de microdisplay). De onderzijde wordt onze SMDlaag (de connector, de LVDS, de condensatoren en weerstanden). Dit geheel is een boek en gaat nu in een laminaat pers om de lagen te binden door een verdere polymerisatie van de prepeg-lagen. Nu worden de gaten geboord die de via s bepalen. Om die geleidend te maken, gebruiken we het PTH EE-1 principe waardoor 25 µm Cu afgezet wordt op de wanden van de gaten en op de buitenlagen. Deze buitenste koperlagen zijn nu nogal dik: = 42.5 µm. Voor het etsen van de onderkant gebruiken we galvanisch afgezette resist : PbSn. Hierdoor zal de Cu niet oxideren en de buitenlaag goed soldeerbaar blijven. Voor de bovenkant kunnen we dit echter niet gebruiken omdat voor Chip and Wire (C&W) een NiAu oppervlaktebehandeling 3 nodig is in de COB-zone. We gebruiken hier dus het duurdere NiAu proces voor de afwerking. Hierbij wordt het patroon in de koper wel geëtst via een fotolak en wordt het NiAu proces gebruikt om het Cu te beschermen. Met het NiAu zijn ook fijnere lijnen mogelijk. Met het PbSn zullen we immers (na het verwijderen van de fotolak) het Cu nat wegetsen waarbij we een sterke onderetsing bekomen, minstens gelijk aan de dikte van de Cu-laag. Daarna wordt dan een soldeermasker aangebracht. Dit is dikwijls een fotogevoelige epoxylaag. Door te belichten maak je gaten doorheen het masker voor het solderen van componenten. Deze laag beschermt ons substraat tegen invloeden van buitenaf zoals bijvoorbeeld corrosie. Dan moeten we nog onze SMD-componenten plaatsen en onze microdisplay wirebonden. De volgorde waarin dit gebeurt hangt af van de assemblagestroom (zie sectie (3)). Voor het wirebonden kunnen verschillende wires (draden) aangewend worden: fijne aluminium draad: 20 µm, 25 µm, 32 µm, 38 µm en 50 µm. Voor zware wirebonding wordt dikkere Al-draden gebruikt goud draad: 17.5 µm, 25 µm, 32 µm, 38.7 µm en 50 µm We hebben keuze uit twee courante methodes om deze wirebonding te voltrekken, nl. wedge/ wedge-wirebonding of ball/ wedge-wirebonding. Bij ball/ wedge-wirebonding mag het substraat niet vervuild zijn en is een hogere temperatuur nodig, maar is een snelle assemblagesnelheid mogelijk. Bij wedge/ wedge-wirebonding kunnen we werken bij kamertemperatuur, maar hebben we een lagere assemblagesnelheid. De keuze van C&W bij DCA (Direct Chip Attach) beïnvloedt de keuze van het substraat, breedte van de banen,... Immers vermits bijvoorbeeld bij ball/ wedge-wirebonding een hogere temperatuur nodig is, is een goede substraatmateriaalkeuze van belang. Er zullen dan materialen met een hogere T g gebruikt moeten worden, zoals bijvoorbeeld verbeterde FR4. Wij zullen kiezen voor de wedge/ wedge-wirebonding omdat daarbij geen hoge temperaturen nodig zijn. De vloeibare kristallen van onze microdisplay kunnen deze immers niet verdragen. 3 Assemblage We moeten kiezen wat we eerst zullen doen. Ofwel de SMD ofwel de C&W assemblage. Wordt de SMD assemblage eerst gedaan, dan kan men nog gemakkelijker fouten zoeken en deze eventueel herstellen. Dit zou dus aanbevolen zijn in een testfase van ons product. Eens 3 dikte Nikkel: 4 tot 6 µm; dikte Goud: 0.05 tot 0.3 µm bij Al-wirebonden en minimum 0.3 µm bij Au-wirebonden 7

8 in productie doet men het wirebonden best het eerste. De kritieke stappen in het proces gebeuren zo immers ook het eerste. In ons design rest er ons geen andere keuze dan de SMD assemblage als eerste uit te voeren. Het solderen van de SMD-componenten vereist immers een hoge temperatuur om de reflow uit te voeren. De vloeibare kristallen van onze microdisplay zijn echter niet bestand tegen temperaturen hoger dan 80. Bijgevolg moet dus de microdisplay als laatste geplaatst worden en de SMD assemblage inderdaad als eerste gebeuren. 4 Ontwerpoverwegingen We controleren de manufacturability. Deze voldoet aan een goed ontwerp wegens volgende redenen Ons bord heeft volgende maten: 29.45mm 30.29mm. Dit valt binnen de maximum toelaatbare 4 inch 4 inch = 101.6mm 101.6mm. We geven ook bij de fabricage mee dat de COB-zone een NiAu-behandeling moet krijgen. We hebben onze naakte chip aan de ene kant gezet en de SMD-componenten aan de andere kant. Verder hebben we waar we kunnen de lijnen en via s dikker gekozen voor een hogere yield. Voor een goede yield mogen we niet meer dan 4 tot 7 naakte chips gebruiken. Vermits wij er hier maar één gebruiken (de microdisplay) vormt dit geen probleem. Onze interconnecties zijn kort genoeg om hoge-snelheidssignalen te geleiden. We houden ons eveneens aan de regels op p III-24. De minimum drill voor de via s bedraagt 0.2 mm en de landsize bedraagt 0.5 mm. Onze tracks zijn minimum 0.1 mm breed met een minimum spacing van eveneens 0.1 mm. Figuur 10: dimensionering van bondvlakken We respecteren ook de ontwerpregels voor de bondpaden. We hebben een breedte C = 0.3 mm, lengte D = 0.1 mm en een pitch on PCB G = 0.7 mm. Daarenboven gebruiken we een multiple-bondpad-row. Hierbij blijven de afstanden tussen de middelpunten van de bondpaden kleiner dan 1 mm. Rond ieder bondpad blijft elk ander bondpad ook buiten een 8

9 vierkant van 0.2 mm. En aan elk centrum van een bondpad blijft ten slotte elk ander bondpad buiten een rechthoek van 125 µm 100 µm, gerekend in de wiring richting. 9